【技术实现步骤摘要】
一种超低功耗且无亚稳态的频率数字转换器
本专利技术属于频率数字综合器
,具体涉及一种无亚稳态的频率数字转换器。
技术介绍
频率数字转换器是一种能够将频率信号转换为数字量的电路,是全数字锁相环中的核心部件。但是,传统的频率数字转换器存在较高功耗和亚稳态问题。高功耗来自于时间数字转换器中反相器链时时刻刻的高速信号以及同步器的高功耗。亚稳态来自于同步器中的高频信号采样低频信号和时间数字转换器中的低频信号采样高频信号。
技术实现思路
本专利技术的目的在于提出一种超低功耗且无亚稳态的频率数字转换器。本专利技术提出无亚稳态的频率数字转换器,利用“门控时钟”技术降低同步器的功耗,利用“参考时钟上升沿预测”技术降低时间数字转换器的功耗;并提出防止时间数字转换器亚稳态和同步器亚稳态原则,和超低功耗同步器“校准算法”。其架构如图1所示,它主要包括:采用“REF上升沿预测”技术的低功耗时间数字转换器及其归一化模块、采用门控时钟的低功耗同步器、高速计数器、采样和校准模块,以及差分器。本专利技术中,采用“REF上升沿预测”技术的低功耗时间数字转换器的结构如图2(a)所示,它主要包括:传统时间数字转换器和REF上升沿预测模块;传统时间数字转换器包含:反相器链、灵敏放大器D触发器;传统时间数字转换器可以在每个系统时钟周期给出输入高频信号CKV相位信息的小数部分;REF上升沿预测模块是用于预测参考时钟REF到来的电路。当高频待测信号CKV输入时,每一个时钟(CKR)周期时间数字转换器将记录CKV的相位信息的小数部分PHfrac,而高速计数器用于记录CKV的相位信息的整数部分PHint, ...
【技术保护点】
一种超低功耗且无亚稳态的频率数字转换器,其特征在于包括:采用“REF上升沿预测”技术的时间数字转换器及其归一化模块、采用门控时钟的同步器、高速计数器、采样和校准模块,以及差分器;其中:所述采用“REF上升沿预测”技术的时间数字转换器,其结构包括:传统时间数字转换器和REF上升沿预测模块;传统时间数字转换器包含:反相器链、灵敏放大器D触发器;传统时间数字转换器用于在每个系统时钟周期给出输入高频信号CKV相位信息的小数部分;REF上升沿预测模块用于预测参考时钟REF到来的电路;当高频待测信号CKV输入时,每一个时钟(CKR)周期,时间数字转换器将记录CKV的相位信息的小数部分PHfrac,高速计数器用于记录CKV的相位信息的整数部分PHint,这两部分组成完整的相位信息,再通过差分器将相位信息转化成频率信息FCWfb;同步器使用CKV采样REFD得到统一的系统时钟CKR,供时间数字转换器,采样、校准模块用于对CKV的相位信息进行采样,并对采样计数进行校准;高速计数器和差分器使用,以使得各个模块拥有统一的时钟。
【技术特征摘要】
1.一种超低功耗且无亚稳态的频率数字转换器,其特征在于包括:采用“REF上升沿预测”技术的时间数字转换器及其归一化模块、采用门控时钟的同步器、高速计数器、采样和校准模块,以及差分器;其中:所述采用“REF上升沿预测”技术的时间数字转换器,其结构包括:传统时间数字转换器和REF上升沿预测模块;传统时间数字转换器包含:反相器链、灵敏放大器D触发器;传统时间数字转换器用于在每个系统时钟周期给出输入高频信号CKV相位信息的小数部分;REF上升沿预测模块用于预测参考时钟REF到来的电路;其中,预测REF上升沿的方法为:延迟参考时钟REF,得到参考时钟延迟信号REFD;REFD与REF生成一个使能信号EN;信号EN在REFD到来之前,使能反相器链,使得CKV信号进入反相器链;在REFD到来之后,关闭反相器链节省大量功耗;当高频待测信号CKV输入时,每一个时钟(CKR)周期,时间数字转换器将记录CKV的相位信息的小数部分PHfrac,高速计数器用于记录CKV的相位信息的整数部分PHint,这两部分组成完整的相位信息,再通过差分器将相位信息转化成频率信息F...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。