模拟数字转换器中的亚稳态检测和校正制造技术

一种操作模拟数字转换器（ADC）的方法，包括：使用比较器比较模拟输入信号和参考信号，并根据比较生成比较器的输出；将比较器的输出存储在至少一个存储单元中；监测所存储的比较器的输出以确定模拟输入信号和参考信号之间的差值是否在预定范围之内；以及在确定模拟输入信号和参考信号之间的差值在预定范围之内之后检测亚稳态误差。

【技术实现步骤摘要】
模拟数字转换器中的亚稳态检测和校正
本专利技术涉及可用于在ADC中检测和/或校正亚稳态误差的方法和技术。
技术介绍
模拟数字转换器（ADC）是将模拟输入信号转换成对应的数字输出信号的装置。通常，该转换通过使用一个或多个比较器比较模拟输入信号和一个或多个基准电压进行。然后，将这些比较的结果存储在存储器单元中，如锁存器或触发器。在大多数应用中，输入信号的采样以均匀的时间间隔进行，以生成表示模拟输入信号的数字值序列。图1是示出1位ADC100的简化示例的框图。在这个示例中，模拟输入信号以时钟信号定义的均匀间隔转换成1位数字样本。参照图1，ADC100包括比较器105和锁存器110。比较器105接收模拟输入信号Vin，并比较它和基准电压Vref。在一些实施例中，当模拟输入信号Vin大于或等于基准电压Vref时，比较器105输出“1”，当模拟输入信号Vin小于基准电压Vref时，比较器105输出“0”。锁存器110存储比较器105的输出，并将存储的值作为数字样本d0输出。比较器105的输出根据时钟信号clk更新。一般来说，ADC100的位分辨率可以通过在模拟输入信号Vin和其他的基准电压之间进行更多的比较，并将这些比较的结果存储在更多的锁存器中来提高。这些更多的比较可以使用更多的比较器并行执行，或者它们可以使用相同或更多的比较器顺序执行。顺序执行比较的多位ADC的一个简化示例参照图2说明如下。图2是示出逐次逼近寄存器（SAR）ADC200的简化示例的框图。在这个示例中，通过以时钟信号clk定义的均匀间隔执行“n+1”次电压比较，模拟输入信号Vin被转换成第（n+1）位的数字样本。参照图2，ADC200包括比较器205、SAR210和数字模拟转换器（DAC）215。比较器205接收模拟输入信号Vin，并比较它和DAC215输出的参考信号Vref。当模拟输入信号Vin大于或等于基准电压Vref时，比较器205输出“1”，当模拟输入信号Vin小于基准电压Vref时，比较器205输出“0”。SAR210使用对应的多个锁存器存储和输出数据d0，d1，...，dn，并基于比较器205的输出更新这个数据。出于说明的目的，假定数据d0表示数字样本的最高有效位，数据dn表示最低有效位，依此类推。DAC215将数据d0，d1，...，dn转换成基准电压Vref，因此使用数据d0，d1，...，dn更新基准电压Vref。数据d0，d1，...，dn和基准电压Vref的更新根据时钟信号clk进行，时钟信号clk控制比较器205的输出的更新。在ADC200的常规切换工作过程中（ADC200只是SARADC的几个可能的实现之一），数据d0，d1，...，dn通过比较器205根据时钟信号clk执行模拟输入信号Vin和基准电压Vref之间的逐次比较的迭代过程更新。在迭代过程中，数据d0，d1，...，dn被初始化，使得所有位都为“0”。在每次迭代开始时，选择数据di更新，并在第一次迭代中将“i”设置为零。数据di变为“1”，DAC215生成幅值与数据d0，d1，...，dn对应的基准电压Vref。例如，当n=3时，第一次迭代将数据d0，d1，...，dn变为“1000”，DAC215生成幅值与“1000”对应的基准电压Vref。如果模拟输入信号Vin大于或等于基准电压Vref，那么数据di的值保持为“1”。否则，它变为“0”。接着，该过程确定是否已经更新数据d0，d1，...，dn的所有的位。如果是，那么数据d0，d1，...，dn从SAR210的锁存器中取出。否则，“i”递增，并执行下一次迭代。在上述和其他的ADC中，比较两个模拟电压并将得到的二进制输出值存储在锁存器中所需要的时间可能取决于这两个输入电压之间的差值。差值越小，生成和存储输出值花费的时间越长。较长的延迟可能会导致亚稳态误差，导致ADC输出错误的结果。例如，在图2的ADC200中，如果模拟输入信号Vin相对接近基准电压Vref的初始值，那么需要相对长的时间来更新数据d0。如果这个时间比时钟信号clk的周期更长，那么数据d0不会被正确地更新，直到执行下一次比较，这可能导致亚稳态误差。这种亚稳态误差的一个示例参照图3A和3B说明如下。图3A是示出4位SARADC300的一个示例的电路图。ADC300表示图2的ADC200的一种可能的实现。图3B是示出ADC300工作和在工作期间产生亚稳态误差的时序图。参照图3A和图3B所示，ADC300包括与ADC200基本相同的功能，不同之处在于SAR210由多路分解器（DMUX）和多个与数据d0，d1，d2，d3分别对应的锁存器的组合来实现。DMUX响应于两位控制信号CTRL[0:1]工作，以DMUX输出信号D0，D1，D2，D3之一的形式将比较器205的输出传送到四个锁存器之一。出于说明的目的，假设模拟输入信号Vin具有与数字值“0111”对应的幅值，如图3B中的水平虚线所示。ADC300通过每1ns在时刻t=0ns，1ns，2ns，3ns执行四次顺序比较将模拟输入信号Vin转换为4位数据d0，d1，d2，d3，并在t=4ns取出结果。由于模拟输入信号Vin的值相对接近基准电压Vref的初始值，因此第一比较和存储可能花费多于1ns。在图3B的示例中，需要花费2.5ns。在1ns之后，ADC300将数据d0存储为“1”，因此第二比较产生“0”。在2ns之后，ADC300将数据[d0，d1]存储为“10”，因此第三比较产生“0”。在2.5ns之后，第一比较的结果最终写入对应的锁存器，因此ADC300在此时将数据d0存储为“0”，如虚线圆所示。在3ns之后，ADC300执行第四比较，产生“1”。最后的结果为“0001”，而不是“0111”，这意味着误差幅值是“0110”，这几乎是4位ADC的半刻度误差。换句话说，如图该示例所示，ADC中的亚稳态误差可以产生相对较大的转换误差。一般地，如果所需的转换速度相对较低，ADC可以被设计为具有降低概率的亚稳态误差。例如，ADC可以被设计使得亚稳态误差出现的概率为10-8。然而，在测量仪器应用中，如实时示波器，所要求的稳态误差率可能非常低（例如，10-20），所需的采样速率可能非常高（例如，10或100GS/s）。在这些情况下，可以通过交织“M”个ADC，其中每一个都工作在较低的采样速率（fs/M）来降低亚稳态误差率，但是这可能会导致不可接受的较大的交织因子M。并且，某些ADC架构比其他的更容易产生亚稳态误差，即对于给定的采样速度，误差出现得更频繁。这正是尽管SARADC具有普遍优越的电源效率，但例如流水线ADC还是成为优于SARADC的优选选择的一个原因。这也是例如异步SARADC比同步SARADC速度更快的一个原因，因为在异步SARADC中，没有必要为比较器分配大量的时间常数。鉴于传统ADC的上述和其他的缺点，存在对于具有改进的亚稳态检测和校正机制的ADC的普遍需求。
技术实现思路
在一个代表性实施例中，一种操作ADC的方法包括：使用比较器比较模拟输入信号和参考信号，并根据比较生成比较器的输出，将比较器的输出存储在至少一个存储单元中，监测所存储的比较器的输出以确定模拟输入信号和参考信号之间的差值是否在本文档来自技高网...

【技术保护点】
一种操作模拟数字转换器（ADC）的方法，包括：使用比较器比较模拟输入信号和参考信号，并根据比较生成比较器的输出；将比较器的输出存储在至少一个存储单元中；监测所存储的比较器的输出以确定模拟输入信号和参考信号之间的差值是否在预定范围之内；以及在确定模拟输入信号和参考信号之间的差值在预定范围之内之后检测亚稳态误差。

【技术特征摘要】
2013.05.03 US 13/886,6081.一种操作模拟数字转换器（ADC）的方法，包括：使用比较器比较模拟输入信号和参考信号，并根据比较生成比较器的输出；将比较器的输出存储在至少一个存储单元中；监测所存储的比较器的输出以确定模拟输入信号和参考信号之间的差值是否在预定范围之内；以及在确定模拟输入信号和参考信号之间的差值在预定范围之内之后检测亚稳态误差。2.如权利要求1所述的方法，其中监测所存储的比较器的输出包括：在第一时刻和第二时刻采样所存储的比较器的输出以生成所存储的比较器的输出的相应的第一和第二样本，以及相互比较第一和第二样本以确定所存储的比较器的输出在第一时刻和第二时刻之间是否变化。3.如权利要求2所述的方法，其中在确定第一和第二样本具有不同的值之后检测到亚稳态误差。4.如权利要求2所述的方法，其中在第一时刻和第二时刻采样所存储的比较器的输出包括：在第一时刻从存储器单元传送所存储的比较器的输出到第一触发器，以及在第二时刻从存储器单元传送所存储的比较器的输出到第二触发器，并从第一触发器传送所存储的比较器的输出到第三触发器；其中第二时刻发生在当前ADC采样周期的结束时刻。5.如权利要求1所述的方法，还包括：（a）在第i个时刻采样所存储的比较器的输出，以产生第n个样本，并将所述第n个样本存储在第p个存储器单元中；（b）在第i个时刻之后的第j个时刻采样所存储的比较器的输出，以产生第m个样本，并将所述第m个样本存储在第q个存储器单元中；（c）采样第p个存储器单元，以产生第（n+1）个样本，并将所述（n+1）个样本存储在第（p+1）个存储器单元中；（d）采样第q个存储器单元，以产生第（m+1）个样本，并将所述第（m+1）个样本存储在第（q+1）个存储器单元中，以及（e）比较所述第（n+1）个样本和所述第（m+1）个样本，并基于所述比较检测亚稳态误差。6.如权利要求5所述的方法，还包括在增加m和n的值执行（e）之前重复（c）和（d）至少一次，每一次重复都增加m，n，p和q的值。7.如权利要求1所述的方法，其中将比较器的输出存储在至少一个存储单元中包括将比较器的输出存储在第一存储单元中，以及将比较器的输出的补码值存储在第二存储单元中，以及其中监测所存储的比较器的输出以确定模拟输入信号与参考信号之间的差值是否在预定范围之内包括采样存储比较器的输出的第一和第二存储单元以产生第一和第二样本，以及比较第一和第二样本。8.如权利要求7所述的方法，其中在确定第一和第二样本具有相同的值之后检测到亚稳态误差。9.如权利要求1所述的方法，还包括：（a）将比较器的输出存储为第p个存储器单元中...

【专利技术属性】
技术研发人员：D斯蒂帕诺维克，
申请(专利权)人：安捷伦科技有限公司，
类型：发明
国别省市：美国;US