处于邻近数据状态之间的谷值中的存储器单元状态制造技术

本发明专利技术包含与处于邻近数据状态之间的谷值中的存储器单元状态有关的设备及方法。若干种方法可包含确定存储器单元的状态是否处于与相应数据状态相关联的邻近状态分布之间的谷值中。所述方法还可包含发射指示所述存储器单元的数据状态及所述存储器单元的所述状态是否处于所述谷值中的信号。

【技术实现步骤摘要】
【国外来华专利技术】处于邻近数据状态之间的谷值中的存储器单元状态
本专利技术一般来说涉及半导体存储器及方法，且更特定来说涉及与处于邻近数据状态之间的谷值中的存储器单元状态有关的设备及方法。
技术介绍
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据(例如，主机数据、错误信息等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在不供电时存留所存储数据而提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它存储器。快闪存储器装置可包含例如包含于浮动栅极快闪装置及电荷捕获快闪(CTF)装置中的电荷存储结构，针对广泛范围的电子应用所述电荷存储结构可用作非易失性存储器。快闪存储器装置可使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。可将阵列架构中的存储器单元编程为目标状态。举例来说，可将电荷置于存储器单元的浮动栅极上或从浮动栅极移除以将所述单元置于若干个数据状态中的一者中。举例来说，单电平单元(SLC)可编程为表示两个数据单位中的一者的两个数据状态中的一者(例如，1或0)。多电平存储器单元(MLC)可编程为两个以上的数据状态中的一者。举例来说，能够存储两个数据单位的MLC可编程为四个数据状态中的一者，能够存储三个数据单位的MLC可编程为八个数据状态中的一者，且能够存储四个数据单位的MLC可编程为十六个数据状态中的一者。MLC可允许在不增加存储器单元的数目的情况下制造较高密度的存储器，这是因为每一单元可表示一个以上的数据单位(例如，一个以上位)。然而，MLC可呈现关于感测操作的困难，这是因为在邻近数据状态之间进行区分的能力可随着时间及/或操作劣化。附图说明图1图解说明根据本专利技术的若干个实施例的非易失性存储器阵列的一部分的示意图。图2图解说明根据本专利技术的若干个实施例的与相应数据状态相关联的邻近状态分布及邻近状态分布之间的谷值的图式。图3图解说明根据本专利技术的若干个实施例而操作的存储器设备的框图。图4图解说明根据本专利技术的若干个实施例的使经熵编码数据单位与数据状态相关的压缩表。图5图解说明根据本专利技术的若干个实施例的对应于各种数据状态的各种经熵编码数据单位的发射及存储于各种存储器单元上的状态是否处于谷值中及/或处于状态分布的外部分内的表格表示。图6是图解说明根据本专利技术的若干个实施例的根据包含至少一种方法的各种方法的码字错误率(CWER)对比原始位错误率(RBER)的曲线图。具体实施方式存储器装置可包含错误校正电路(例如，实施错误校正代码(ECC))以在感测存储器单元的数据状态中针对错误进行校正。某种错误校正电路可借助软数据较有效地操作。硬数据为仅对应于存储器单元的数据状态的数据。举例来说，2位存储器单元可编程为四个数据状态中的一者，其中每一数据状态对应于硬数据00、01、10或11中的一者。相比来说，与存储器单元相关联的软数据可指示表示存储器单元被编程为的目标状态的状态(例如，阈值电压(Vt))在状态分布(例如，Vt分布)内的位置。另外，与存储器单元相关联的软数据可指示存储器单元的状态是否对应于存储器单元被编程为的目标状态的概率。然而，连同硬数据一起传送软数据可降低带宽。本专利技术包含与处于邻近数据状态之间的谷值中的存储器单元状态有关的设备及方法。若干种方法可包含确定存储器单元的状态是否处于与相应数据状态相关联的邻近状态分布之间的谷值中。所述方法可包含发射指示存储器单元的数据状态及存储器单元的状态是否处于谷值中的信号。尽管本文中主要论述的实例集中于使用电荷存储状态作为数据状态且使用存储于存储器单元上的电荷作为存储器单元的存储状态，但本专利技术还可藉助使用存储器单元的其它物理性质来表示数据状态的实施例而使用。举例来说，其它数据状态可包含但不限于电阻状态、光学电阻状态等。在本专利技术的以下详细说明中，参考形成本文一部分且其中以图解说明方式展示可如何实践本专利技术的一或多个实施例的附图。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本专利技术的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，而不背离本专利技术的范围。如本文中所使用，特定来说关于图式中的元件符号的标号“N”、“M”及“P”指示可包含如此标示的若干个特定特征。如本文中所使用，“若干个”特定事物可指代此类事物中的一或多者(例如，若干个存储器装置可指代一或多个存储器装置)。本文中的各图遵循其中第一个数字或前几个数字对应于图式的图编号且剩余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图1中111-1可指代元件“11”，且在图3中可将类似元件指代为311。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本专利技术的若干个额外实施例。另外，如将了解，图中所提供的元件的比例及相对标度打算图解说明本专利技术的某些实施例且不应视为限制意义。图1图解说明根据本专利技术的若干个实施例的非易失性存储器阵列的一部分的示意图。图1的实施例图解说明NAND架构非易失性存储器阵列。然而，本文中所描述的实施例并不限于此实例。如图1中所展示，存储器阵列100包含存取线(例如，字线105-1、...、105-N)及交叉数据线(例如，局部位线107-1、107-2、107-3、...、107-M)。为了便于在数字环境中寻址，字线105-1、...、105-N的数目及局部位线107-1、107-2、107-3、...、107-M的数目可为2的某一次幂(例如，256个字线乘4，096个位线)。存储器阵列100包含NAND串109-1、109-2、109-3、...、109-M。每一NAND串包含各自以通信方式耦合到相应字线105-1、...、105-N的非易失性存储器单元111-1、...、111-N。每一NAND串(及其组成存储器单元)还与局部位线107-1、107-2、107-3、...、107-M相关联。每一NAND串109-1、109-2、109-3、...、109-M的存储器单元111-1、...、111-N在源极选择栅极(SGS)(例如，场效应晶体管(FET)113)与漏极选择栅极(SGD)(例如，FET119)之间从源极串联耦合到漏极。每一源极选择栅极113经配置以响应于源极选择线117上的信号而将相应NAND串选择性地耦合到共用源极123，而每一漏极选择栅极119经配置以响应于漏极选择线115上的信号而将相应NAND串选择性地耦合到相应位线。如图1中所图解说明的实施例中所展示，源极选择栅极113的源极耦合到共用源极线123。源极选择栅极113的漏极耦合到对应NAND串109-1的存储器单元111-1的源极。漏极选择栅极119的漏极在漏极触点121-1处耦合到对应NAND串109-1的位线107本文档来自技高网...

【技术保护点】
一种方法，其包括：确定存储器单元的状态是否处于与相应数据状态相关联的邻近状态分布之间的谷值中；及发射指示所述存储器单元的数据状态及所述存储器单元的所述状态是否处于所述谷值中的信号。

【技术特征摘要】
【国外来华专利技术】2012.08.03 US 13/566,1801.一种用于确定存储器单元的状态的方法，其包括：确定存储器单元(111-1、111-N、311)的状态(224-1、224-2)是否处于与相应数据状态(337-1、337-P、347-1、347-P)相关联的邻近状态分布(203-1、203-2)之间的谷值(201)中；及发射指示所述存储器单元(111-1、111-N、311)的数据状态(337-1、337-P、347-1、347-P)及所述存储器单元(111-1、111-N、311)的所述状态(224-1、224-2)是否处于所述谷值(201)中两者的信号，其中发射所述信号包含发射包括直接对应于所述数据状态(337-1、337-P、347-1、347-P)的多个数据单位和指示所述存储器单元(111-1、111-N、311)的所述状态(224-1、224-2)是否处于所述谷值(201)中的额外单位的信号。2.根据权利要求1所述的方法，其中发射所述信号包括发射仅指示所述存储器单元(111-1、111-N、311)的所述数据状态(337-1、337-P、347-1、347-P)的若干数据单位及仅指示所述存储器单元(111-1、111-N、311)的所述状态(224-1、224-2)不处于所述谷值(201)中的若干数据单位。3.根据权利要求1所述的方法，其中所述多个数据单位包括硬数据。4.根据权利要求1-3中任一权利要求所述的方法，其中所述方法包含感测所述存储器单元(111-1、111-N、311)的所述状态(224-1、224-2)。5.根据权利要求1-3中任一权利要求所述的方法，其中确定包括使用感测电路确定；以及其中发射包括使用所述感测电路(329)和熵译码电路(341)中的一者发射。6.一种用于确定存储器单元的状态的方法，其包括：感测存储器单元(111-1、111-N、311)以：确定所述存储器单元(111-1、111-N、311)的数据状态(337-1、337-P、347-1、347-P)；及确定所述存储器单元(111-1、111-N、311)的状态(224-1、224-2)是否相对于与所述数据状态(337-1、337-P、347-1、347-P)相关联的状态分布(203-1、203-2)及与邻近数据状态(337-1、337-P、347-1、347-P)相关联的状态分布(203-1、203-2)处于谷值(201)中；响应于所述状态(224-1、224-2)处于所述谷值(201)中而发射对应于所述数据状态(337-1、337-P、347-1、347-P)的第一多个数据单位，其中所述第一多个数据单位包括直接对应于所述数据状态(337-1、337-P、347-1、347-P)的多个数据单位和指示所述存储器单元(111-1、111-N、311)的所述状态(224-1、224-2)处于所述谷值(201)中的额外单位；及响应于所述状态(224-1、224-2)不处于所述谷值(201)中而发射对应于所述数据状态(337-1、337-P、347-1、347-P)的第二多个数据单位，其中所述第二多个数据单位包括直接对应于所述数据状态(337-1、337-P、347-1、347-P)的多个数据单位和指示所述存储器单元(111-1、111-N、311)的所述状态(224-1、224-2)不处于所述谷值(201)中的额外单位。7.根据权利要求6所述的方法，其中所述第一多个数据单位包括比所述第二多个数据单位多至少两个以上的数据单位。8.根据权利要求6所述的方法，其中所述第一多个数据单位及所述第二多个数据单位间接对应于所述数据状态(337-1、337-P、347-1、347-P)。9.根据权利要求6所述的方法，其中感测包括借助感测电路(329)来感测；及其中发射所述第一多个数据单位及发射所述第二多个数据单位包括借助所述感测电路(329)及熵译码电路中的一者来发射。10.一种用于确定存储器...

【专利技术属性】
技术研发人员：西瓦格纳纳穆·帕塔萨拉蒂，帕特里克·R·哈亚特，穆斯塔法·N·凯纳克，罗伯特·B·艾森胡特，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US