一种电容实现预加重电路的低压差分发送器制造技术

技术编号:11384939 阅读:182 留言:0更新日期:2015-05-01 11:36
本发明专利技术提出的一种电容实现预加重电路的低压差分发送器,包括:高电位电压钳位器,带预加重的反向驱动器和低电位电压钳位器;高电位电压钳位器的输出端与带预加重的反向驱动器的高电位输入端相连,用于为带预加重的反向驱动器提供与高电位参考电压VHref相同的高电压;低电位电压钳位器的输出端与带预加重的反向驱动器的低电位输入端相连,用于为带预加重的反向驱动器提供与低电位参考电压VLref相同的低电压;带预加重的反向驱动器连接有输入端IN+、IN-和输出端OUT+、OUT-;带预加重的反向驱动器中添加有高频通路,输入端IN+、IN-通过高频通路连接输出端OUT+、OUT-。本发明专利技术与传统的带预加重的发送器相比,结构简单,功耗低,灵活度高。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域,尤其涉及一种电容实现预加重电路的低压差分发送器
技术介绍
低压差分串行发送器能够满足高速信号传输的要求,因而得到广泛的应用。低压差分传输技术是一种电流环信号传输技术,由于采用全差分结构,对于信号发送端和接收端对地的不匹配和EMI干扰的免疫能力大大提高。物理信道具有高频衰减特性。为了减小信号在传输通道中高频分量的衰减,需要采用均衡技术对数据传输质量进行改善。发送端均衡称为预加重技术,即提高输出信号的高频成分。如图1所示,图1为传统的带预加重的LVDS(低压差分信号)结构发送器的电路图。通过四个MOS管的开关作用,形成不同方向的输出电流,在接收端电阻上形成低压差分信号,对输入的数字信号IN+进行边沿检测,产生控制信号,使预加重电路(11和12)产生与输出信号OUT+同相的电流,加重OUT+的边沿信号强度;同理实现输出信号OUT-上的高频边沿信号加重。传统的预加重电路结构复杂,功耗较大,有待改进。
技术实现思路
基于
技术介绍
存在的技术问题,本专利技术提出了一种电容实现预加重电路的低压差分发送器。本专利技术提出的一种电容实现预加重电路的低压差分发送器,包括:高电位电压钳位器,带预加重的反向驱动器和低电位电压钳位器;高电位电压钳位器的输出端与带预加重的反向驱动器的高电位输入端相连,高电位电压钳位器用于为带预加重的反向驱动器提供与高电位参考电压VHref相同的高电压;低电位电压钳位器的输出端与带预加重的反向驱动器的低电位输入端相连,低电位电压钳位器用于为带预加重的反向驱动器提供与低电位参考电压VLref相同的低电压;带预加重的反向驱动器连接有输入端IN+、IN-和输出端OUT+、OUT-;带预加重的反向驱动器中设有高频通路,输入端IN+、IN-通过高频通路连接输出端OUT+、OUT-。优选地,高频通路的高频特性可调。优选地,高电位电压钳位器包括比较器OP1和PMOS管M1;比较器OP1的反相输入端接入高电位参考电压VHref,其正相输入端连接PMOS管M1的漏极,其输出端连接PMOS管M1的栅极;PMOS管M1的源极接电源电压,其漏极作为高电位电压钳位器的输出端。优选地,低电位电压钳位器包括比较器OP2和NMOS管M6;比较器OP2的反相输入端接入低电位参考电压VLref,其正相输入端连接NMOS管M6的漏极,其输出端连接NMOS管M6的栅极;NMOS管M6的源极接地,其漏极作为低电位电压钳位器的输出端。优选地,带预加重的反向驱动器包括PMOS管M2、PMOS管M3、NMOS管M4和NMOS管M5;PMOS管M2的源极与PMOS管M3的源极相连并作为带预加重的反向驱动器的高电位输入端连接高电位电压钳位器的输出端;PMOS管M2的栅极、漏极分别连接NMOS管M4的栅极、漏极,PMOS管M3的栅极、漏极分别连接NMOS管M5的栅极、漏极;NMOS管M4的源极与NMOS管M5的源极相连并作为带预加重的反向驱动器的低电位输入端连接低电位电压钳位器的输出端;输入端IN+、IN-分别连接到PMOS管M2的栅极、PMOS管M3的栅极,输出端OUT+、OUT-分别连接到PMOS管M3的漏极、PMOS管M2的漏极。优选地,高频通路包括电阻元件R1、电阻元件R2、电容元件C1和电容元件C2,输入端IN+依次串联电容元件C1和电阻元件R1连接到输出端OUT+,用于对输出端OUT+上的信号进行高频预加重;输入端IN-依次串联电容元件C2和电阻元件R2连接到输出端OUT-,用于对输出端OUT-上的信号进行高频预加重。优选地,电阻元件R1和电阻元件R2可采用电阻阵列或MOS管。优选地,电容元件C1和电容元件C2可采用电容阵列或Varactor可调电容。优选地,所述发送器实现预加重的工作过程为:在输入端IN+、IN-上加载串行差分的CMOS电平信号,CMOS电平信号输入到带预加重的反向驱动器中,CMOS电平信号数据边沿跳变时的高频成分通过高频通路传输到输出端OUT+、OUT-的低压差分信号中,对输出端的低压差分信号的高频成分进行补偿。本专利技术提供的电容实现预加重电路的低压差分发送器中,根据高频传输特性受电阻值和电容值影响的原理,可通过选择或控制高频通路上电阻元件R1、R2电阻值或电容元件C1、C2电容值的大小,调节高频通路的传输特性,对输出信号进行不同的高频补偿,以实现发送器输出端不同程度的预加重,既可以提高预加重的灵活性,又可以降低功耗。与现有技术相比,本专利技术的预加重的信号来自于输入端CMOS电平差分信号的数据跳变边沿,不需要另外产生高频信号加重到输出信号上;本专利技术的预加重信号通过高频通路输出到输出端,不需要额外的电压检测电路以及预加重电路;本专利技术的预加重结构简单,且可通过调节高频通路上的电容和电阻值,调节预加重的程度。综上所述,本专利技术与传统的带预加重的发送器相比,结构简单,功耗低,灵活度高。附图说明图1为传统的带预加重的低压差分信号发送器电路图;图2为本专利技术提供的一种电容实现预加重电路的低压差分发送器电路图;图3为发送器输出波形对比图。具体实施方式在图1和图2中,发送器10的输出信号OUT+、OUT-经过PCB走线后在接收器20的前端等效电阻21上形成低压差分信号。故而,发送器10的输出信号OUT+、OUT-的质量直接关系到接收器20的工作可靠性,而输出信号OUT+、OUT-的质量与发送器10的结构息息相关。参照图2,本专利技术中发送器10采用一种电容实现预加重电路的低压差分发送器,其包括:高电位电压钳位器11,带预加重的反向驱动器12和低电位电压钳位器13。高电位电压钳位器11的输出端与带预加重的反向驱动器12的高电位输入端相连,低电位电压钳位器13的输出端与带预加重的反向驱动器12的低电位输入端相连。高电位电压钳位器11为带预加重的反向驱动器12提供与高电位参考电压VHref相同的高电压,低电位电压钳位器13为带预加重的反向驱动器12提供与低电位参考电压VLref相同的低电压。带预加重的反向驱动器12连接有输入端IN+、IN-和输出端OUT+、OUT-。串行差分的CMOS电平信号通过输入端IN+和IN-输入到带预加重的反向驱动器12,带预加重的反向驱动器12在输出端OUT+和OUT-形成不同方向的电流,电流经过PCB走线在接收器20前端等效电阻21上形成低压差分信号。在本文档来自技高网...
一种电容实现预加重电路的低压差分发送器

【技术保护点】
一种电容实现预加重电路的低压差分发送器,其特征在于,包括:高电位电压钳位器(11),带预加重的反向驱动器(12)和低电位电压钳位器(13);高电位电压钳位器(11)的输出端与带预加重的反向驱动器(12)的高电位输入端相连,低电位电压钳位器(13)的输出端与带预加重的反向驱动器(12)的低电位输入端相连;带预加重的反向驱动器(12)连接有输入端IN+、IN‑和输出端OUT+、OUT‑;带预加重的反向驱动器(12)中设有高频通路(121),输入端IN+、IN‑通过高频通路(121)连接输出端OUT+、OUT‑。

【技术特征摘要】
1.一种电容实现预加重电路的低压差分发送器,其特征在于,包括:高
电位电压钳位器(11),带预加重的反向驱动器(12)和低电位电压钳位器(13);
高电位电压钳位器(11)的输出端与带预加重的反向驱动器(12)的高电
位输入端相连,低电位电压钳位器(13)的输出端与带预加重的反向驱动器(12)
的低电位输入端相连;
带预加重的反向驱动器(12)连接有输入端IN+、IN-和输出端OUT+、
OUT-;带预加重的反向驱动器(12)中设有高频通路(121),输入端IN+、IN-
通过高频通路(121)连接输出端OUT+、OUT-。
2.如权利要求1所述的电容实现预加重电路的低压差分发送器,其特征
在于,高频通路(121)的高频特性可调。
3.如权利要求1所述的电容实现预加重电路的低压差分发送器,其特征
在于,高电位电压钳位器(11)包括比较器OP1和PMOS管M1;比较器OP1的
反相输入端接入高电位参考电压VHref,其正相输入端连接PMOS管M1的漏极,
其输出端连接PMOS管M1的栅极;PMOS管M1的源极接电源电压,其漏极作为
高电位电压钳位器(11)的输出端。
4.如权利要求1所述的电容实现预加重电路的低压差分发送器,其特征
在于,低电位电压钳位器(13)包括比较器OP2和NMOS管M6;比较器OP2的
反相输入端接入低电位参考电压VLref,其正相输入端连接NMOS管M6的漏极,
其输出端连接NMOS管M6的栅极;NMOS管M6的源极接地,其漏极作为低电位
电压钳位器(13)的输出端。
5.如权利要求1所述的电容实现预加重电路的低压差分发送器,其特征
在于,带预加重的反向驱动器(12)包括PMOS管M2、PMOS管M3、NMOS管M4
和NMOS管M5;PMOS管M2的源极与PMOS管M3的源极相连并作为带预加重的反

【专利技术属性】
技术研发人员:陈浩黄鲁覃林
申请(专利权)人:中国科学技术大学先进技术研究院
类型:发明
国别省市:安徽;34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1