百分之五十占空比的可编程分频器制造技术

本发明专利技术提供一种可编程分频器，其能够基于分频系数对源时钟进行分频得到50％占空比的分频后时钟信号，其包括：分频系数设定电路、时钟源选择电路、计数器、装载信号产生电路、占空比控制信号产生电路、状态保持电路。该可编程分频器可以对于各种分频模式都能产生50％占空比时钟，它不需要让压控振荡器工作在2倍频，减少了功耗。

【技术实现步骤摘要】
百分之五十占空比的可编程分频器
本专利技术涉及电路设计领域，特别涉及一种百分之五十占空比的可编程分频器。
技术介绍
锁相环(PLL)在不同的应用时，通常需要根据输入的不同的参考时钟，产生出需要的频率。可编程的分频器是这种多模式应用的锁相环的重要组成部分。但是传统的可编程分频器产生出来的时钟并不是50％占空比。为了得到50％占空比的时钟，需要让锁相环产生2倍频然后再分频得到。这样增加了电路的功耗和压控振荡器(VCO)的工作范围。因此，有必要提出一种改进的百分之五十占空比的可编程分频器来克服上述问题。
技术实现思路
本专利技术的目的之一在于提供一种百分之五十占空比的可编程分频器，其在没有明显增加电路功耗和面积的情况下，可产生占空比接近50％的各种分频比时钟。为了解决上述问题，本专利技术提供一种可编程分频器，其能够基于分频系数对源时钟进行分频得到50％占空比的分频后时钟信号，其包括：分频系数设定电路，用于设定分频系数；时钟源选择电路，其控制端与分频系数设定电路的输出端相连，其在分频系数为奇数时，选择源时钟和源时钟的反向时钟中的一个作为触发时钟输出，在分频系数为偶数时，选择源时钟和源本文档来自技高网...

【技术保护点】
一种可编程分频器，其能够基于分频系数对源时钟进行分频得到50％占空比的分频后时钟信号，其特征在于，其包括：分频系数设定电路，用于设定分频系数；时钟源选择电路，其控制端与分频系数设定电路的输出端相连，其在分频系数为奇数时，选择源时钟和源时钟的反向时钟中的一个作为触发时钟输出，在分频系数为偶数时，选择源时钟和源时钟的反向时钟中的另一个作为触发时钟输出；计数器，基于初始值以预定步长进行累加或累减计数得到计数值，在所述计数值等于预定阈值时，将计数值复位为初始值，之后继续进行重复计数，其中基于所述分频系数确定初始值、预定阈值和预定步长；装载信号产生电路，其输入端与计数器的输出端相连，其接收计数器输出的计...

【技术特征摘要】
1.一种可编程分频器，其能够基于分频系数对源时钟进行分频得到50％占空比的分频后时钟信号，其特征在于，其包括：分频系数设定电路，用于设定分频系数；时钟源选择电路，其控制端与分频系数设定电路的输出端相连，其在分频系数为奇数时，选择源时钟和源时钟的反向时钟中的一个作为触发时钟输出，在分频系数为偶数时，选择源时钟和源时钟的反向时钟中的另一个作为触发时钟输出；计数器，基于初始值以预定步长进行累加或累减计数得到计数值，在所述计数值等于预定阈值时，将计数值复位为初始值，之后继续进行重复计数，其中基于所述分频系数确定初始值、预定阈值和预定步长；装载信号产生电路，其输入端与计数器的输出端相连，其接收计数器输出的计数值，在计数值等于预定阈值时，输出第一电平的装载信号，否则输出第二电平的装载信号；延时选择电路，其输入端与装载信号产生电路的输出端相连，在分频系数为奇数时，将装载信号产生电路输出的装载信号延时预定时长后输出，在分频系数为偶数时，直接将装载信号产生电路输出的装载信号输出；占空比控制信号产生电路，其一个输入端与分频系数设定电路的输出端相连，另一个输入端与计数器的输出端相连，接收计数器输出的计数值以及分频系数设定电路输出的分频系数，并比较所述计数值和所述分频系数，在所述计数值等于分频系数的1/2向下取整后的整数时，其输出有效的占空比控制信号，否则，其输出无效的占空比控制信号；状态保持电路，其输入端与延时选择电路的输出端相连，其接收延时选择电路输出的装载信号或经过延时的装载信号，其时钟端接收所述时钟源选择电路输出的触发时钟，其复位端接收所述占空比控制信号产生电路输出的占空比控制信号，在所述装载信号为第一电平时，所述状态保持电路进入锁定状态以使得其输出端输出的信号锁定为第一电平，在所述占空比控制信号为有效时，复位所述状态保持电路以使得所述状态保持电路解除所述锁定状态进入采样状态，在采样状态下，所述状态保持电路在触发时钟的触发跳变沿时采样其输入端输入的装载信号或经过延时的装载信号作为其输出端输出的信号，直到再次从采样状态进入锁定状态，基于所述状态保持电路的输出端输出的信号获得分频得到的50％占空比的分频后时钟信号。2.根据权利要求1所述的可编程分频器，其特征在于，在分频系数为奇数时，所述时钟源选择电路选择源时钟的反向时钟作为触发时钟输出，在分频系数为偶数时，选择源时钟作为触发时钟输出，在分频系数为奇数时，所述延时选择电路将装载信号产生电路输出的装载信号延时所述源时钟的一个时钟周期后输出，第一电平为高电平，第二电平为低电平。3.根据权利要求1所述的可编程分频器，其特征在于，所述初始值等于所述分频系数，所述预定阈值为0，所述预定步长为1，所述计数器进行的是累减计数。4.根据权利要求1所述的可编程分频器，...

【专利技术属性】
技术研发人员：周玉镇，戴颉，李耿民，职春星，
申请(专利权)人：灿芯半导体上海有限公司，
类型：发明
国别省市：上海;31