计数器、计数方法和分频器技术

本发明专利技术提供一种计数器、计数方法和分频器，包括第一累加电路、第二累加电路和选择电路；第一累加电路的两个输入端分别输入计数步长和选择电路发送的基数，用于将计数步长与基数相加得到第一相加结果；第二累加电路的两个输入端分别接收第一相加结果的余数和进制控制数，用于将第一相加结果的余数与进制控制数相加得到第二相加结果；选择电路分别接收第一相加结果和第二相加结果，若第一相加结果的进位和第二相加结果的进位中至少有一个为1，将第二相加结果的余数作为基数输出，若第一相加结果的进位和第二相加结果的进位均为0，将第一相加结果的余数作为基数输出。本发明专利技术提供的计数器能够对任意进制数进行计数，且能实现任意步长计数。

【技术实现步骤摘要】

【技术保护点】
一种计数器，其特征在于，包括：第一累加电路、第二累加电路以及选择电路，所述计数器的进制数为小于所述第一累加电路的进制数的可变数值，所述第一累加电路与所述第二累加电路具有相同的进制数；其中，所述第一累加电路的其中一个输入端用于输入计数步长，另一个输入端与所述选择电路的输出端连接，以接收所述选择电路发送的基数；所述第一累加电路用于将所述计数步长与所述基数相加，得到第一相加结果，并按照所述第一累加电路的进制数计算所述第一相加结果的余数和所述第一相加结果的进位；所述第二累加电路的其中一个输入端与所述第一累加电路连接，用于接收所述第一相加结果的余数，所述第二累加电路的另一个输入端用于输入进制控制数，所述进制控制数为所述第一累加电路的进制数与所述计数器当前的进制数的差；所述第二累加电路用于将所述第一相加结果的余数与所述进制控制数相加，得到第二相加结果以对所述第一相加结果进行补充计算，并按照第二累加电路的进制数计算所述第二相加结果的余数和所述第二相加结果的进位；所述选择电路分别与所述第一累加电路和第二累加电路连接，以接收所述第一相加结果的进位、第一相加结果的余数、第二相加结果的进位和第二相加结果的余数；若所述第一相加结果的进位和第二相加结果的进位中至少有一个为1，所述选择电路将所述第二相加结果的余数作为所述基数输出，若所述第一相加结果的进位和第二相加结果的进位均为0，所述选择电路将所述第一相加结果的余数作为所述基数输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘敬辉，王峰，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京;11