一种多时钟域信号处理系统技术方案

本实用新型专利技术公开了一种多时钟域信号处理系统，包括信号输入接口、信号输出接口、第一表决电路、第二表决电路、第三表决电路、第一组寄存器、第二组寄存器、第三组寄存器、第四组寄存器、用于产生三路之间存在固定相位偏差的时钟信号的第一组时钟信号发生器、以及用于产生三路之间存在固定相位偏差的时钟信号的第二组时钟信号发生器，本实用新型专利技术可以实现在多时钟域下的信号的辐射加固。

【技术实现步骤摘要】
一种多时钟域信号处理系统
本技术属于信号处理领域，涉及一种多时钟域信号处理系统。
技术介绍
现有的电路中没有涉及到多时钟域下的信号的辐射加固电路，因此电路在工作的过程中，电路的抗辐射能力较差，尤其是在空间电子芯片电路中，由于没有涉及到辐射加固电路，空间电子芯片电路的可靠性较差，不能应用于空间电子计算机系统中。
技术实现思路
本技术的目的在于克服上述现有技术的缺点，提供了一种多时钟域信号处理系统，该系统可以实现在多时钟域下的信号的辐射加固。 为达到上述目的，本技术所述的多时钟域信号处理系统包括信号输入接口、信号输出接口、第一表决电路、第二表决电路、第三表决电路、第一组寄存器、第二组寄存器、第三组寄存器、第四组寄存器、用于产生三路之间存在固定相位偏差的时钟信号的第一组时钟信号发生器、以及用于产生三路之间存在固定相位偏差的时钟信号的第二组时钟信号发生器; 所述第一组寄存器包括第一寄存器、第二寄存器及第三寄存器，第二组寄存器包括第四寄存器、第五寄存器及第六寄存器，第三组寄存器包括第七寄存器、第八寄存器及第九寄存器，第四组寄存器包括第十寄存器、第i^一寄存器及第十二寄存器； 所述信号输入接口分别与第一寄存器的输入端、第二寄存器的输入端及第三寄存器的输入端，第一寄存器的输出端、第二寄存器的输出端及第三寄存器的输出端分别与第一表决电路的三个输入端相连接，第四寄存器的输入端及输出端分别与第一表决电路的输出端及第七寄存器的输入端相连接，第五寄存器的输入端及输出端分别与第一表决电路的输出端及第八寄存器的输入端相连接，第六寄存器的输入端及输出端分别与第一表决电路的输出端及第九寄存器的输入端相连接，第二表决电路的三个输入端分别与第七寄存器的输出端、第八寄存器的输出端及第九寄存器的输出端相连接，第二表决电路的输出端与第十寄存器的输入端、第i^一寄存器的输入端及第十二寄存器的输入端相连接，第十寄存器的输出端、第i^一寄存器的输出端及第十二寄存器的输出端分别与第三表决电路的三个输入端相连接，第三表决电路的输出端与信号输出接口相连接； 所述第一组时钟信号发生器包括第一时钟信号发生器、第二时钟信号发生器及第三时钟信号发生器，第二组时钟信号发生器包括第四时钟信号发生器、第五时钟信号发生器及第六时钟信号发生器，第一时钟信号发生器的输出端、第二时钟信号发生器的输出端及第三时钟信号发生器的输出端分别与第一寄存器的时钟信号输入端、第二寄存器的时钟信号输入端以及第三寄存器的时钟信号输入端相连接，第四时钟信号发生器的输出端与第四寄存器的时钟信号输入端、第七寄存器的时钟信号输入端及第十寄存器的时钟信号输入端相连接，第五时钟信号发生器的输出端与第五寄存器的时钟信号输入端、第八寄存器的时钟信号输入端及第十一寄存器的时钟信号输入端相连接，第六时钟信号发生器的输出端与第六寄存器的时钟信号输入端、第九寄存器的时钟信号输入端及第十二寄存器的时钟信号输入端相连接。 还包括信号处理交互系统，所述信号处理交互系统包括第四表决电路、第五表决电路、第六表决电路、第五组寄存器、第六组寄存器、第七组寄存器、第八组寄存器以及互交信号输出接口； 所述第五组寄存器包括第十三寄存器、第十四寄存器及第十五寄存器，第六组寄存器包括第十六寄存器、第十七寄存器及第十八寄存器，第七组寄存器包括第十九寄存器、第二十寄存器及第二 i^一寄存器，第八组寄存器包括第二十二寄存器、第二十三寄存器及第二十四寄存器； 所述第十三寄存器的输入端、第十四寄存器的输入端及第十五寄存器的输入端均与第三表决电路的输出端相连接，第四表决电路的三个输入端分别与第十三寄存器的输出端、第十四寄存器的输出端及第十五寄存器的输出端相连接，第四表决电路的输出端与第十六寄存器的输入端、第十七寄存器的输入端及第十八寄存器的输入端相连接，第十六寄存器的输出端、第十七寄存器的输出端及第十八寄存器的输出端分别与第十九寄存器的输入端、第二十寄存器的输入端及第二 i^一寄存器的输入端相连接，第五表决电路的三个输入端分别与第十九寄存器的输出端、第二十寄存器的输出端及第二 i^一寄存器的输出端相连接，第五表决电路的输出端分别通过第二十二寄存器、第二十三寄存器及第二十四寄存器与第六表决电路的三个输入端相连接，第六表决电路的输出端与互交信号输出接口 ； 所述第十六寄存器的时钟信号输入端、第十九寄存器的时钟信号输入端及第二十二寄存器的时钟信号输入端均与第一时钟信号发生器的输出端相连接，第十七寄存器的时钟信号输入端、第二十寄存器的时钟信号输入端及第二十三寄存器的时钟信号输入端均与第二时钟信号发生器的输出端相连接，第十八寄存器的时钟信号输入端、第二十一寄存器的时钟信号输入端及第二十四寄存器的时钟信号输入端均与第三时钟信号发生器的输出端相连接，第十三寄存器的时钟信号输入端、第十四寄存器的时钟信号输入端以及第十五寄存器的时钟信号输入端分别与第四时钟信号发生器的输出端、第五时钟信号发生器的输出端及第六时钟信号发生器的输出端相连接。 本技术具有以下有益效果: 本技术所述的多时钟域信号处理系统在入射的脉冲信号a_pulSe处理的过程中，第一个时钟域中，脉冲信号a_pulse分别输入到第一寄存器、第二寄存器及第三寄存器中，第一寄存器的输出、第二寄存器的输出及第三寄存器的输出通过第一表决电路表决后，输入到第二个时钟域中的第四寄存器、第五寄存器及第六寄存器中，第四寄存器、第五寄存器及第六寄存器输出的信号分别输入到第七寄存器、第八寄存器及第九寄存器中，第七寄存器的输出信号、第八寄存器的输出信号及第九寄存器的输出信号经第二表决电路表决后输入到第十寄存器、第i^一寄存器及第十二寄存器中，第十寄存器的输出信号、第i^一寄存器的输出信号及第十二寄存器的输出信号经第三表决电路表决后生成脉冲信号b_pulse，从而将第一个时钟域下的脉冲信号a_pulse转换到第二个时钟域下的脉冲信号b_pulse;另外，第一组时钟信号发生器及第二组时钟信号发生器分别为第一个时钟域下的寄存器以及第二个时钟域下的寄存器提供时钟信号，并且由于第一组时钟信号发生器产生的三路时钟信号之间存在固定相位偏差，第二组时钟信号发生器产生的三路时钟信号之间存在固定在相位偏差，从而有效的增强了电路的辐射加固能力。 另外，本技术还包括信号处理交互系统，可以通过所述交互模块产生交互信号，从而有效的提高多时钟域下信号转换的可靠性。 【附图说明】 图1为本技术的结构示意图。 【具体实施方式】 下面结合附图对本技术做进一步详细描述: 参考图1，本技术所述的多时钟域信号处理系统包括信号输入接口、信号输出接口、第一表决电路Cl、第二表决电路c2、第三表决电路c3、第一组寄存器、第二组寄存器、第三组寄存器、第四组寄存器、用于产生三路之间存在固定相位偏差的时钟信号的第一组时钟信号发生器、以及用于产生三路之间存在固定相位偏差的时钟信号的第二组时钟信号发生器，第一组寄存器包括第一寄存器al 1、第二寄存器a12及第三寄存器al3，第二组寄存器包括第四寄存器bll、第五寄存器bl2及第六寄存器bl3，第三组寄存器包括第七寄存器b21、第本文档来自技高网...

【技术保护点】
一种多时钟域信号处理系统，其特征在于，包括信号输入接口、信号输出接口、第一表决电路(c1)、第二表决电路(c2)、第三表决电路(c3)、第一组寄存器、第二组寄存器、第三组寄存器、第四组寄存器、用于产生三路之间存在固定相位偏差的时钟信号的第一组时钟信号发生器、以及用于产生三路之间存在固定相位偏差的时钟信号的第二组时钟信号发生器；所述第一组寄存器包括第一寄存器(a11)、第二寄存器(a12)及第三寄存器(a13)，第二组寄存器包括第四寄存器(b11)、第五寄存器(b12)及第六寄存器(b13)，第三组寄存器包括第七寄存器(b21)、第八寄存器(b22)及第九寄存器(b23)，第四组寄存器包括第十寄存器(b31)、第十一寄存器(b32)及第十二寄存器(b33)；所述信号输入接口分别与第一寄存器(a11)的输入端、第二寄存器(a12)的输入端及第三寄存器(a13)的输入端，第一寄存器(a11)的输出端、第二寄存器(a12)的输出端及第三寄存器(a13)的输出端分别与第一表决电路(c1)的三个输入端相连接，第四寄存器(b11)的输入端及输出端分别与第一表决电路(c1)的输出端及第七寄存器(b21)的输入端相连接，第五寄存器(b12)的输入端及输出端分别与第一表决电路(c1)的输出端及第八寄存器(b22)的输入端相连接，第六寄存器(b13)的输入端及输出端分别与第一表决电路(c1)的输出端及第九寄存器(b23)的输入端相连接，第二表决电路(c2)的三个输入端分别与第七寄存器(b21)的输出端、第八寄存器(b22)的输出端及第九寄存器(b23)的输出端相连接，第二表决电路(c2)的输出端与第十寄存器(b31)的输入端、第十一寄存器(b32)的输入端及第十二寄存器(b33)的输入端相连接，第 十寄存器(b31)的输出端、第十一寄存器(b32)的输出端及第十二寄存器(b33)的输出端分别与第三表决电路(c3)的三个输入端相连接，第三表决电路(c3)的输出端与信号输出接口相连接；所述第一组时钟信号发生器包括第一时钟信号发生器、第二时钟信号发生器及第三时钟信号发生器，第二组时钟信号发生器包括第四时钟信号发生器、第五时钟信号发生器及第六时钟信号发生器，第一时钟信号发生器的输出端、第二时钟信号发生器的输出端及第三时钟信号发生器的输出端分别与第一寄存器(a11)的时钟信号输入端、第二寄存器(a12)的时钟信号输入端以及第三寄存器(a13)的时钟信号输入端相连接，第四时钟信号发生器的输出端与第四寄存器(b11)的时钟信号输入端、第七寄存器(b21)的时钟信号输入端及第十寄存器(b31)的时钟信号输入端相连接，第五时钟信号发生器的输出端与第五寄存器(b12)的时钟信号输入端、第八寄存器(b22)的时钟信号输入端及第十一寄存器(b32)的时钟信号输入端相连接，第六时钟信号发生器的输出端与第六寄存器(b13)的时钟信号输入端、第九寄存器(b23)的时钟信号输入端及第十二寄存器(b33)的时钟信号输入端相连接。...

【技术特征摘要】
1.一种多时钟域信号处理系统，其特征在于，包括信号输入接口、信号输出接口、第一表决电路(Cl)、第二表决电路(C2)、第三表决电路(C3)、第一组寄存器、第二组寄存器、第三组寄存器、第四组寄存器、用于产生三路之间存在固定相位偏差的时钟信号的第一组时钟信号发生器、以及用于产生三路之间存在固定相位偏差的时钟信号的第二组时钟信号发生器； 所述第一组寄存器包括第一寄存器(all)、第二寄存器(al2)及第三寄存器(al3)，第二组寄存器包括第四寄存器(bll)、第五寄存器(bl2)及第六寄存器(bl3)，第三组寄存器包括第七寄存器(b21)、第八寄存器(b22)及第九寄存器(b23)，第四组寄存器包括第十寄存器(b31)、第^^一寄存器(b32)及第十二寄存器(b33)； 所述信号输入接口分别与第一寄存器(all)的输入端、第二寄存器(al2)的输入端及第三寄存器(al3)的输入端，第一寄存器(all)的输出端、第二寄存器(al2)的输出端及第三寄存器(al3)的输出端分别与第一表决电路(Cl)的三个输入端相连接，第四寄存器(bll)的输入端及输出端分别与第一表决电路(cl)的输出端及第七寄存器(b21)的输入端相连接，第五寄存器(bl2)的输入端及输出端分别与第一表决电路(cl)的输出端及第八寄存器(b22)的输入端相连接，第六寄存器(bl3)的输入端及输出端分别与第一表决电路(Cl)的输出端及第九寄存器(b23)的输入端相连接，第二表决电路(c2)的三个输入端分别与第七寄存器(b21)的输出端、第八寄存器(b22)的输出端及第九寄存器(b23)的输出端相连接，第二表决电路(c2)的输出端与第十寄存器(b31)的输入端、第i^一寄存器(b32)的输入端及第十二寄存器(b33)的输入端相连接，第十寄存器(b31)的输出端、第i^一寄存器(b32)的输出端及第十二寄存器(b33)的输出端分别与第三表决电路(c3)的三个输入端相连接，第三表决电路(c3)的输出端与信号输出接口相连接； 所述第一组时钟信号发生器包括第一时钟信号发生器、第二时钟信号发生器及第三时钟信号发生器，第二组时钟信号发生器包括第四时钟信号发生器、第五时钟信号发生器及第六时钟信号发生器，第一时钟信号发生器的输出端、第二时钟信号发生器的输出端及第三时钟信号发生器的输出端分别与第一寄存器(all)的时钟信号输入端、第二寄存器(al2)的时钟信号输入端以及第三寄存器(al3)的时钟信号输入端相连接，第四时钟信号发生器的输出端与第四寄存器(bll)的时钟信号输入端、第七寄存器(b21)的时钟信号输入端及第十寄存器(b31)的时钟信号输入端相连接，第五时钟信号发生器的输出端与第五寄存器(bl2)的时钟信号输入端、第八寄存器(b22)的时钟信号输入端及第i^一寄存器(b32)的时钟信号输入端相连接，第六时钟信号发生器的输出...

【专利技术属性】
技术研发人员：余志军，张斌，张洵颖，
申请(专利权)人：中国航天科技集团公司第九研究院第七七一研究所，
类型：新型
国别省市：陕西;61