阵列基板、显示装置及制作方法制造方法及图纸

本发明专利技术实施例公开了一种阵列基板、显示装置及制作方法，涉及液晶显示领域，能够扩大像素开口面积，从而提高液晶显示器的开口率。本发明专利技术实施例的阵列基板，包括：多个公共电极、多行公共电极线、栅极绝缘层和多列数据线，所述数据线设置在两列亚像素区域之间，同一行所述公共电极通过一条所述公共电极线连接，两列所述亚像素区域之间还设置有与所述数据线平行的连接所述公共电极线的连接线，所述连接线通过源漏极绝缘层与所述数据线间隔开，所述连接线与所述公共电极线相交叠区域所对应的所述栅极绝缘层和所述源漏极绝缘层上开设有过孔，所述连接线通过所述过孔连接多行所述公共电极线。

【技术实现步骤摘要】
【专利说明】本申请是针对申请日为2012-11-16，申请号为201210466240.1，专利技术名称为“”的专利申请提出的分案申请。
本专利技术涉及液晶显示领域，尤其涉及一种。
技术介绍
随着电子技术的不断发展，液晶显示器已广泛的应用于各个显示领域。薄膜晶体管(Thin Film Transistor,TFT)阵列基板是液晶显示器的重要组成部分。其中，阵列基板主要包括公共电极、公共电极线、栅线、数据线、像素电极和薄膜晶体管。一条公共电极线用于连接一行像素单元的公共电极。如图1所示，现有技术在实现两行公共电极的连接过程中，通常采用下面的方法:在像素电极所对应区域内的源漏极绝缘层(即钝化层)和栅极绝缘层上开设过孔1，并利用像素电极金属层所形成的连接线将上一行像素单元的公共电极与下一行像素单元的公共电极线2连接。专利技术人在研发过程中发现现有技术至少存在以下问题，由于过孔需要占用一定的像素电极和公共电极的面积，导致该面积的区域内光线不能透过光线，进而导致像素单元的开口率下降。
技术实现思路
本专利技术的实施例所要解决的技术问题在于提供一种，能够扩大像素开口面积，从而提高液晶显示器的开口率。本申请的一方面，提供一种阵列基板，包括多个公共电极、多行公共电极线、栅极绝缘层和多列数据线，所述数据线设置在两列亚像素区域之间，同一行所述公共电极通过一条所述公共电极线连接，两列所述亚像素区域之间还设置有与所述数据线平行的连接所述公共电极线的连接线，所述连接线通过源漏极绝缘层与所述数据线间隔开，所述连接线与所述公共电极线相交叠区域所对应的所述栅极绝缘层和所述源漏极绝缘层上开设有过孔，所述连接线通过所述过孔连接多行所述公共电极线。每两列亚像素区域之间设置有两条所述数据线，所述两条数据线分别连接到奇数行和偶数行的亚像素；两条所述数据线之间具有预设的间隔，所述连接线设置在所述间隔所对应的区域中，且所述连接线与所述数据线无交叠。本申请的另一方面，提供一种显示装置，包括以上所述的阵列基板。本申请的再一方面，提供一种阵列基板的制作方法，包括:在基板上沉积第一层ITO (Indium Tin Oxide，铟锡氧化物)，通过构图工艺形成包括公共电极的图形；沉积栅极金属层，通过构图工艺形成包括栅极和公共电极线的图形；形成栅极绝缘层；沉积有源层和源/漏金属层，通过构图工艺形成包括数据线、源/漏电极和薄膜晶体管的图形；沉积源漏极绝缘层，通过构图工艺在所述栅极绝缘层和所述源漏极绝缘层中形成过孔，所述过孔设置在两列亚像素区域之间，且位于所述公共电极线所对应的区域内；沉积第二层ITO，通过构图工艺形成包括像素电极和连接线的图形，所述连接线位于两列所述亚像素区域之间且与所述数据线平行，并使第二层ITO沉积至所述过孔中以使所述连接线与所述公共电极线电连接。本专利技术实施例的，通过将用于连接两行公共电极的连接线和过孔设置在了两列亚像素区域之间的位置，避免了对像素电极面积的占用，从而扩大了像素开口面积，进而提高了液晶显示器的开口率。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的阵列基板的不意图；图2为本专利技术实施例中阵列基板的结构示意图；图3为本专利技术实施例中阵列基板沿A-A’的剖视图；图4为本专利技术实施例中阵列基板的制作方法的流程示意图；图5为本专利技术实施例的阵列基板逐步形成示意图之一；图6为本专利技术实施例的阵列基板逐步形成示意图之二 ；图7为本专利技术实施例的阵列基板逐步形成示意图之三图8为本专利技术实施例的阵列基板逐步形成示意图之四。【具体实施方式】本专利技术实施例提供一种，能够扩大像素开口面积。以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透切理解本专利技术。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本专利技术的描述。另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示:单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。本实施例提供一种阵列基板，如图2和图3所示，包括多个公共电极11、多行公共电极线12、栅极绝缘层14和多列数据线4，所述数据线4设置在两列亚像素区域之间，同一行所述公共电极11通过一条所述公共电极线12连接。作为本专利技术的一种实施方式，如图3所示，公共电极11设置在基板10上，另外，基板上还设置有栅极13，且栅极13与公共电极11位于同一层，公共电极线12设置在公共电极11的上方；栅极绝缘层14覆盖在所述公共电极11、公共电极线12和栅极13的上方；栅极绝缘层14的上方设置有薄膜晶体管15，数据线4设置在两列亚像素区域之间的空隙内；薄膜晶体管15以及数据线4的上方还覆盖有源漏极绝缘层16 ;源漏极绝缘层16的上方设置有像素电极17，像素电极17通过像素电极过孔与薄膜晶体管15连接。需要说明的是，除以上描述的阵列基板，本专利技术还适用于具有其他相关结构的阵列基板，在此不做限定。为增大像素单元的开口率，本实施例将公共电极线12的连接线5设置在两列所述亚像素区域之间，其中，该连接线5是在形成像素电极17的过程中形成的，与像素电极17位于同一层结构上。所述连接线5通过源漏极绝缘层16与所述数据线4间隔开，所述连接线5与所述公共电极线12相交叠区域所对应的所述栅极绝缘层14和所述源漏极绝缘层16上开设有过孔6，即该过孔6穿过源漏极绝缘层16和栅极绝缘层14，将连接线5与公共电极线12电连接，该过孔6中填充的导电材料，是在形成像素电极17的过程中沉积至过孔6中的ITO。通过上述方式，连接线5通过所述过孔6将相邻两行所述公共电极线12电连接起来。由于本实施例的过孔6以及连接线5设置在了两列所述亚像素区域之间，因此，不会占用像素电极17的面积。优选的，为了避免位于两列亚像素区域之间的连接线5与数据线4之间产生电容，在设置连接线5时，可以将连接线5设置在数据线4所对应区域以外的位置。优选的，如图2所示，本实施例在每两列亚像素区域之间设置有两条所述数据线4，两条数据线4分别连接到奇数行和偶数行的亚像素；两条所述数据线4之间具有预设的间隔，所述连接线5设置在所述间隔所对应的区域中。在上述双数据线4的阵列基板结构中，为了避免数据线4之间的信号产生当前第1页1 2 本文档来自技高网...

【技术保护点】
一种阵列基板，包括多个公共电极、多行公共电极线、栅极绝缘层和多列数据线，所述数据线设置在两列亚像素区域之间，同一行所述公共电极通过一条所述公共电极线连接，其特征在于，两列所述亚像素区域之间还设置有与所述数据线平行的连接所述公共电极线的连接线，所述连接线通过源漏极绝缘层与所述数据线间隔开，所述连接线与所述公共电极线相交叠区域所对应的所述栅极绝缘层和所述源漏极绝缘层上开设有过孔，所述连接线通过所述过孔连接多行所述公共电极线。

【技术特征摘要】

【专利技术属性】
技术研发人员：宣堃，朴相镇，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11