一种FPGA数字逻辑信号的频谱分析方法技术

本发明专利技术涉及一种FPGA数字逻辑信号的频谱分析方法，包括以下内容：对原始数字逻辑信号Ls实现过程中包含的逻辑功能进行计算机逻辑仿真；将计算机逻辑仿真输出的数字逻辑信号Ls转换为可进行频谱分析的数字信号Fs；对Fs经离散傅立叶变换，得到该数字信号的频谱Ms(ejw)。将数字逻辑信号Ls的整个实现过程所包含的逻辑功能实际输出，FPGA数字逻辑功能通过频谱分析仪进行实际频谱测量得到其实际输出数字信号Fr的频谱Mr(ejw)。对比分析Fs频谱Ms(ejw)和Fr频谱Mr(ejw)。本发明专利技术将数字逻辑信号的分析方法从时域扩展到频域，与传统的数字逻辑信号分析方法相比，通过运用数字逻辑信号频域仿真和实际信号频谱分析相结合的方法达到判断数字逻辑信号质量和数字逻辑功能及时序是否正确的目的。

【技术实现步骤摘要】
一种FPGA数字逻辑信号的频谱分析方法
本专利技术属于高速信号频谱
，更为具体地讲，涉及一种高速数字逻辑信号的频谱分析技术。
技术介绍
高速数字系统中,用于验证数字逻辑功能及时序是否正确的仿真软件和逻辑分析仪的方式方法有很多，但是无论是用于功能和时序仿真的仿真软件还是实际测量的逻辑分析仪所进行的分析都是在时域方面完成的，然而高速数字信号在输出时由于失配或未接终端传输线引起的反射、窜扰或地电位的跳动、总线竞争产生的毛刺、震荡往往是非周期性的；快速的边沿信号也往往包含有在它们基本频率以上的重要的谐波信息，因此对于传统的时域测试仪器而言对其带宽和实时采样及数据处理能力要求较高，技术实现难度和成本都很高，加之对数字逻辑信号单纯从时域方面进行分析不能完全体现信号的特性。单纯的数字逻辑信号频谱分析由于没有具体的比较对象不容易判定数字逻辑信号的正确性，所以在频域对数字逻辑信号的分析方面往往涉及较少，但根据上述数字逻辑信号的特点通过运用数字逻辑信号频域仿真和实际信号频谱分析相结合的方法便可达到判断数字逻辑信号质量和数字逻辑功能及时序是否正确的目的。信号频谱分析，就是在频率域内揭示及分析信号或系统特性的一种技术方法。对于一个确定性的非周期时域信号f(t)(-∞<t<∞)，它在频率域的分布规律可通过傅里叶变换求得，周期信号F(t)的频谱是离散的，若F(t)是周期为T的信号，则可表示为无穷多个正弦谐波信号的叠加。信号的频谱分析技术为频谱测量提供了原理性依据，并指出了技术实现的途径。信号频谱分析技术被广泛应用于诸多领域，尤其在无线通讯领域中的运用最为突出，通过频谱分析技术可完成对信号失真度、调制度、谱纯度、频率稳定度和交调失真等信号参数的测量，其中傅立叶变换是一种信号时频转换的重要方法，它可分析信号的成分，也可用这些成分合成信号，在不同的研究领域，傅立叶变换具有多种不同的变体形式，如连续傅立叶变换和离散傅立叶变换。同样这种方法也适用于高速数字逻辑信号分析中，用以得出输出数字逻辑信号的频谱，进行理论和实际频谱比对。例如，在时钟信号进行分频或倍频输出时，其频谱比较丰富，理论的时钟信号输出时频谱如果和实际测量频谱相同则信号正常，但如果由于失配或未接终端传输线引起的反射、窜扰或地电位的跳动、总线竞争产生的毛刺、震荡等原因导致输出信号发生变化，这时其理论分析得出的频谱将和实际测得的频谱有差别，这样便有助于找出问题所在。所以，根据数字逻辑信号频谱的上述特点通过运用数字逻辑信号频域仿真和实际信号频谱分析相结合的方法判断数字逻辑信号质量和数字逻辑功能及时序是否正确的，如图1所示。
技术实现思路
针对上述的高速数字逻辑信号在时域分析领域存在的问题和频域分析领域所特有的方法，提供一种FPGA数字逻辑信号的频谱分析方法，将数字逻辑信号的分析方法从时域扩展到频域并达到判断数字逻辑信号质量好坏和数字逻辑功能及时序是否正确的目的。技术方案：本专利技术的上述目的是通过如下技术方案予以实现的：一种FPGA数字逻辑信号的频谱分析方法，其特征在于，包括以下步骤：第1-1步，对原始数字逻辑信号实现过程中包含的逻辑功能进行计算机逻辑仿真，逻辑功能仿真示意图如图2所示，数字逻辑信号Ls信号不局限于时钟等周期信号可以扩展到通过任意复杂逻辑运算得出的数字逻辑信号；第1-2步，将逻辑信号Ls转换为可进行频谱分析的仿真数字信号Fs，可采用数值比较和数据类型转化的方法对数字逻辑信号进行可逻辑运算和频谱分析转换。数字逻辑信号之间进行逻辑运算时需要进行数据类型之间的变换才能对运算后的数字逻辑信号频谱进行分析，其变换过程为：将逻辑信号与逻辑信号对应具体常数进行逻辑比较得到比较后的信号，将比较后的信号做逻辑运算，再进行逻辑信号到浮点数字信号的转换，具体操作为将该时钟逻辑信号通过数值比较器，将该时钟逻辑信号与其输出高低电平一半的常数值进行逐点比较得到比较后的高低信号序列，将比较后的信号序列输入到数据类型转换单元，将信号序列最终转换为由浮点数表示的仿真数字信号Fs，最终完成转换过程，其转换过程如图3所示；第1-3步，对上述仿真数字信号Fs经离散傅立叶变换DFFT，得到该数字信号的频谱Ms(ejw)，其实现过程如图4所示；第2步，将数字逻辑信号Ls的整个实现过程所包含的逻辑功能实际输出，FPGA数字逻辑功能通过频谱分析仪进行实际频谱测量得到其FPGA实际输出数字信号Fr的频谱Mr(ejw)；第3步，对比分析仿真数字信号Fs频谱Ms(ejw)和FPGA实际输出数字信号Fr频谱Mr(ejw)，得出逻辑信号质量和逻辑功能及时序正确与否结论。有益效果：当用验证数字逻辑功能及时序的仿真软件和逻辑分析仪对数字逻辑信号进行分析时都是在时域方面完成的，本专利技术将数字逻辑信号的分析方法从时域扩展到频域，与传统的数字逻辑信号分析方法相比，通过运用数字逻辑信号频域仿真和实际信号频谱分析相结合的方法达到判断数字逻辑信号质量和数字逻辑功能及时序是否正确的目的。同时可根据实际输出信号的频谱特性分析信号的质量和影响信号质量的原因，从而可以对数字信号逻辑功能和硬件结构做出调整最终输出更高质量目标数字逻辑信号。附图说明图1是数字逻辑信号频谱分析总体方案框图；图2是数字逻辑信号逻辑功能仿真示意图；图3信号频谱可仿真转换方法图；图4是数字逻辑信号频谱仿真示意图；图5是频谱仿真方法时钟信号频谱图；图6a正常时钟信号输出频谱图；图6b未屏蔽时钟信号输出频谱图；图6c毛刺时钟信号输出频谱图。具体实施方式以下结合附图详细描述本专利技术所提供的FPGA数字逻辑信号的频谱分析方法，但不构成对本专利技术的限制。通过计算机仿真和硬件系统实验，确定出在高速数字逻辑信号频谱分析过程中进行周期时钟数字逻辑信号频谱分析的谐波应在8次以上。时钟数字频谱理论上是无限的，而在工程应用中却只能用有限次谐波进行分析，所以实际中应当用合适的谐波次数进行折中处理。按照图1总体方案分两步对目标系统进行分析，第一步通过计算机仿真输出时钟信号频谱图，经过数字逻辑功能模块输出的数字逻辑信号Ls仿真时选用频率为f的时钟信号作为分析目标，该信号不局限于时钟信号可以扩展到任意复杂逻辑运算得出的数字逻辑信号，实例中时钟频率为100MHz，首先利用仿真软件中的信号源输出一个具有100MHz频率的时钟信号，其次将该时钟逻辑信号转换为可进行频谱分析的数字信号，具体操作为将该时钟逻辑信号通过数值比较器，将该时钟逻辑信号与其输出高低电平一半的常数值进行逐点比较得到比较后的高低信号序列，将比较后的信号序列输入到数据类型转换单元，将信号序列最终转换为由浮点数表示的仿真数字信号Fs，最终完成转换过程，得到仿真数字信号Fs后再将Fs用数字信号处理中的方法进行处理，设该时钟信号的最高频率分量为f，根据Nyquist抽样定理，Fs的值可由一系列采样间隔小于或等于1/2f的采样值来确定,即采样点的重复频率F≥2f采样，用数字方式处理连续信号并不需要作用期间内的无穷多个点的值，这个点数的多少根据选取的采样率和信号的频率之间的关系得出，软件仿真两者之间的比例一般按100倍以上的关系计算，再加上十倍的重复周期，那么用1000个以上的点表示即可，考虑到计算机为二进制表示，则缓冲器大小为2的次方关系，于本文档来自技高网...

【技术保护点】
一种FPGA数字逻辑信号的频谱分析方法，其特征在于，包括以下步骤：第1‑1步，对原始数字逻辑信号Ls实现过程中包含的逻辑功能进行计算机逻辑仿真；第1‑2步，将计算机逻辑仿真输出的数字逻辑信号Ls转换为可进行频谱分析的数字信号Fs；第1‑3步，对上述数字信号Fs经离散傅立叶变换，得到该数字信号的频谱Ms(ejw)；第2步，将数字逻辑信号Ls的整个实现过程所包含的逻辑功能实际输出，FPGA数字逻辑功能通过频谱分析仪进行实际频谱测量得到其实际输出数字信号Fr的频谱Mr(ejw)；第3步，对比分析仿真数字逻辑信号Fs频谱Ms(ejw)和FPGA实际输出数字逻辑信号Fr频谱Mr(ejw)，得出逻辑信号质量和逻辑功能及时序正确与否结论。

【技术特征摘要】
1.一种FPGA数字逻辑信号的频谱分析方法，其特征在于，包括以下步骤：第1-1步，对原始数字逻辑信号实现过程中包含的逻辑功能进行计算机逻辑仿真；第1-2步，将计算机逻辑仿真输出的数字逻辑信号Ls转换为可进行频谱分析的仿真数字信号Fs；第1-3步，对上述仿真数字信号Fs经离散傅立叶变换，得到该数字信号的频谱Ms(ejw)；第2步，将数字逻辑信号Ls的整个实现过程所包含的逻辑功能实际输出，FPGA数字逻辑功能通过频谱分析仪进行实际频谱测量得到其FPGA实际输出数字信号Fr的频谱Mr(ejw)；第3步，对比分析仿真数字信号Fs...

【专利技术属性】
技术研发人员：钟景华，李为，
申请(专利权)人：南京国睿安泰信科技股份有限公司，
类型：发明
国别省市：江苏;32