互补TFET及其制造方法技术

本发明专利技术公开了互补TFET及其制造方法。互补高迁移率TFET包括nTFET和pTFET。nTFET包括：InSb体区上方的第一金属栅，第一掺杂类型的InSb源区，和与第一掺杂类型不同的第二掺杂类型的InSb漏区。pTFET包括：GaSb体区上方的第二金属栅，第一掺杂类型的GaSb漏区，和与第一掺杂类型不同的第二掺杂类型的GaSb源区。

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造方法，特别涉及互补隧穿场效应晶体管（TFET）及其制造方法。
技术介绍
为了不断提高大规模集成电路性能并降低成本，传统MOSFET的特征尺寸不断缩小。然而，随着器件尺寸缩小到亚微米甚至纳米尺度，器件的短沟道效应等负面影响也愈加严重。可以通过采用TFET取代传统的MOSFET来减小短沟道效应的影响。TFET本质上是一个栅控的反偏PIN二极管。一个典型的TFET沿沟道方向的截面图如图1所示，与常规MOSFET不同，TFET的源漏区掺杂类型是不同的，对于这个nTFET来说，N＋掺杂区为漏区，P＋掺杂区为源区。下面以图1的nTFET为例简要说明TFET的工作原理。开态时，如图2A所示，栅上加正偏压，使得沟道区的电势降低，源区和沟道区之间的势垒层变薄，由此电子可以从TFET的源区隧穿到沟道区，然后在电场作用下漂移到漏区。关态时，如图2B所示，源区和沟道区之间的势垒层较厚，不发生隧穿。与常规MOSFET相比，TFET能够减小亚阈值摆幅SS（subthreshold swing），由此能够进一步减小开态/关态电压摆幅。常规MOSFET源区注入基于扩散-漂移机制，载流子的费米-狄拉克分布使得SS与kT/q成正比，室温下SS的最小可能值为60mV/dec；而TFET源区注入基于隧穿机制，能够突破60mV/dec的限制。TFET具有低漏电流、低SS和低功耗等优异特性。但是，由于现有的TFET多是基于横向隧穿的，受到隧穿面积和隧穿几率的限制，TFET面临着开态电流小的问题，极大地限制了TFET器件的应用。
技术实现思路
本专利技术的一个目的在于提供一种同时具备低SS和大开态电流等优点的TFET。本专利技术通过分别选择具备高电子或空穴迁移率，而同时又具备较窄的禁带宽度的半导体材料分别作为N型和P型隧穿场效应晶体管（TFET）的有源区材料，进而提高器件的开态电流。根据本专利技术的第一方面，提供了一种包括nTFET和pTFET的互补TFET。nTFET可以包括InSb体区上方的第一金属栅、第一掺杂类型的InSb源区、和与第一掺杂类型不同的第二掺杂类型的InSb漏区。pTFET可以包括GaSb体区上方的第二金属栅、第一掺杂类型的GaSb漏区、和与第一掺杂类型不同的第二掺杂类型的GaSb源区。优选地，nTFET还可以包括位于InSb体区与第一金属栅之间的高k氧化物。优选地，pTFET还可以包括位于GaSb体区与第二金属栅之间的高k氧化物。优选地，所述互补TFET是高迁移率TFET。优选地，nTFET还可以包括位于高k氧化物和第一金属栅两侧的间隔物。优选地，pTFET还可以包括位于高k氧化物和第二金属栅两侧的间隔物。优选地，nTFET和pTFET可以位于Ge外延层上，SiGe缓冲层可以位于Si衬底和Ge外延层之间。优选地，第一掺杂类型可以包括n型掺杂，第二掺杂类型可以包括p型掺杂。优选地，第一掺杂类型可以包括p型掺杂，第二掺杂类型可以包括n型掺杂。优选地，浅沟槽隔离物可以位于nTFET与pTFET之间，浅沟槽隔离物可以包括氧化物。优选地，nTFET的源区和漏区的掺杂浓度均不小于1×1019cm-3，pTFET的源区和漏区的掺杂浓度均不小于1×1019cm-3。根据本专利技术的第一方面，提供了一种制造互补TFET的方法，包括：提供基板；分别形成nTFET和pTFET的有源区；分别形成nTFET和pTFET的金属栅；以及分别形成nTFET的具有不同掺杂类型的源区和漏区以及pTFET的具有不同掺杂类型的漏区和源区，其中pTFET区的有源区由GaSb形成，nTFET区的有源区由InSb形成。优选地，所述互补TFET是高迁移率TFET。优选地，可以在nTFET的金属栅与有源区之间形成高k氧化物。优选地，可以在pTFET的金属栅与有源区之间形成高k氧化物。优选地，在nTFET和pTFET的要形成沟道区的区域上方分别形成nTFET和pTFET的金属栅（60a、60b）。优选地，对nTFET和pTFET的要形成沟道区的区域两侧分别进行第一掺杂类型和与第一掺杂类型不同的第二掺杂类型的掺杂，从而形成nTFET的源区和漏区以及pTFET的漏区和源区（71a、71b；72a、72b）。优选地，可以在nTFET的高k氧化物和金属栅两侧形成间隔物。优选地，可以在pTFET的高k氧化物和金属栅两侧形成间隔物。优选地，所述基板可以是沉积在Si衬底上的Ge外延层，并且在Si衬底和Ge外延层之间可以形成SiGe缓冲层。优选地，分别通过选择性外延生长nTFET和pTFET的有源区。优选地，在nTFET与pTFET之间形成浅沟槽隔离物（20），所述浅沟槽隔离物包括氧化物。优选地，第一掺杂类型可以包括n型掺杂，第二掺杂类型包括p型掺杂。优选地，第一掺杂类型可以包括p型掺杂，第二掺杂类型可以包括n型掺杂。优选地，nTFET的源区和漏区的掺杂浓度均不小于1×1019cm-3，pTFET的源区和漏区的掺杂浓度均不小于1×1019cm-3。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解释本专利技术的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中：图1是示意性地示出现有技术中典型的TFET沿沟道方向的截面图。图2A和2B是示意性地示出图1的nTFET的工作原理的示图。图3是示出一些半导体材料在室温下载流子的迁移率与最低直接带隙能量E0之间的关系的示图。图4是示意性地示出根据本专利技术的实施例的包括nTFET和pTFET的互补高迁移率TFET的示图。图5是示意性地示出根据本专利技术的实施例的制造互补TFET的方法的流程图。图6A至图6G是示意性地示出根据图5的方法在各个阶段得到的图案的截面图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性本文档来自技高网...

【技术保护点】
一种互补TFET，包括：nTFET，包括InSb体区上方的第一金属栅（60a），第一掺杂类型的InSb源区（71a），和与第一掺杂类型不同的第二掺杂类型的InSb漏区（72a）；以及pTFET，包括GaSb体区上方的第二金属栅（60b），第一掺杂类型的GaSb漏区（72b），和与第一掺杂类型不同的第二掺杂类型的GaSb源区（71b）。

【技术特征摘要】
1.一种互补TFET，包括：
nTFET，包括
InSb体区上方的第一金属栅（60a），
第一掺杂类型的InSb源区（71a），和
与第一掺杂类型不同的第二掺杂类型的InSb漏区（72a）；以
及
pTFET，包括
GaSb体区上方的第二金属栅（60b），
第一掺杂类型的GaSb漏区（72b），和
与第一掺杂类型不同的第二掺杂类型的GaSb源区（71b）。
2.如权利要求1所述的互补TFET，其中，nTFET还包括位于
InSb体区与第一金属栅之间的高k氧化物（61a），pTFET还包括位
于GaSb体区与第二金属栅之间的高k氧化物（61b）。
3.如权利要求1所述的互补TFET，其中，所述互补TFET是高
迁移率TFET。
4.如权利要求2所述的互补TFET，其中，nTFET还包括位于
高k氧化物和第一金属栅两侧的间隔物（62a），pTFET还包括位于
高k氧化物和第二金属栅两侧的间隔物（62b）。
5.如权利要求1所述的互补TFET，其中，nTFET和pTFET位
于由Ge外延层（12）/SiGe缓冲层（11）/Si衬底（10）构成的基板
上。
6.如权利要求1所述的互补TFET，其中，第一掺杂类型包括n
型掺杂，第二掺杂类型包括p型掺杂。
7.如权利要求1所述的互补TFET，其中，第一掺杂类型包括p
型掺杂，第二掺杂类型包括n型掺杂。
8.如权利要求1所述的互补TFET，其中，浅沟槽隔离物（20）
位于nTFET与pTFET之间，所述浅沟槽隔离物包括氧化物。
9.如权利要求8所述的互补TFET，其中，nTFET的源区和漏
区的掺杂浓度均不小于1×1019cm-3，pTFET的源区和漏区的掺杂浓
度均不小于1×1019cm-3。
10.一种制造互补TFET的方法，包括：
提供基板（10）；
分别形成nTFET和pTFET的有源区（30、50）；
分别形成nTFET和pTFET的金属栅（60a、60b）；以及
...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31