采用检错编码的事务的存储器设备的定时优化制造技术

系统、方法和装置旨在优化在主机和存储器设备之间连续事务的周转定时。主机包括构造帧逻辑，构造帧逻辑生成包括多个数据位以及附在数据位结束处的错误位校验和的写入帧。主机还包括配置成容许所述写入帧至存储器设备的传递的总线架构以及定义周转时间开始于紧随写入帧的数据位的传递之后的时刻的逻辑。周转时间测量随后的写入帧要被传递时的时间延迟。以这种方式，优化周转时间以实现连续数据操作的更早启动，从而减少连续紧接的事务的总等待时间。

【技术实现步骤摘要】
【国外来华专利技术】
本公开的实施例一般涉及集成电路的领域，并且更具体地涉及用于在具有共享错误位码的普通帧中的数据的传递中优化错误位校验和定时的系统、方法和装置。
技术介绍
随着电子和计算设备发展到提供更多功能性并且处理更多内容，传递信息至关联存储器系统的速率持续增加。除了这些更快的传递速率，还要求通过检错实现的数据完整性以及数据安全性。但是，提供数据完整性和错误保护的传统方法还会影响存储器处理效率并且危害总体系统性能。附图说明在附图的各图中以举例的方式并不以限制的方式示出本公开的实施例，附图中类似的参考标号指代相似的元件。图1按照本公开的一个实施例，描绘示出计算系统的所选方面的高级框图。图2按照本公开的一个实施例，描绘写入数据帧格式。图3按照本公开的一个实施例，描绘用于优化连续事务的周转定时的高级事务周期方案。图4按照本公开的一个实施例，描绘示出连续事务的已优化的周转定时的定时图。图5按照本公开的一个实施例，描绘用于优化连续事务的周转定时的过程的功能流程图。具体实施方式本公开的实施例一般针对用于优化在主机和存储器设备之间连续事务的周转定时的系统、方法和装置。主机包括用于生成写入帧的构造帧逻辑，写入帧包括多个数据位以及附在数据位的结束处的错误位校验和。主机还包括容许写入帧至存储器设备的传递的总线架构，以及定义周转时间开始于紧随写入帧的数据位的传递之后的时刻的逻辑。周转时间测量随后的写入帧将要被传递时的时间延迟。以这种方式，优化周转时间以实现连续数据操作的更早启动，从而减少连续紧接的事务的总等待时间。转向附图，图1是按照本公开的一个实施例示出所实现的计算系统的所选方面的高级框图。系统100可以表示可包括具有自更新模式的存储器设备的许多电子和/或计算设备中的任一个。这些电子和/或计算设备可以包括服务器、台式机、膝上型电脑、移动设备、智能电话、游戏设备、平板计算机、联网设备等。在所示实施例中，系统100包括主机110(例如，存储器控制器)和存储器设备120(例如，DRAM)。在备选实施例中，系统100可以包括更多元件，更少元件和/或不同的元件。此外，虽然系统100可以被描绘为包含分立的元件，但是会理解，这些元件可以集成在一个平台上。互连101将主机110与存储器设备120相链接。在一些实施例中，互连101(至少部分)是点对点互连。在其它实施例中，互连101(至少部分)是多站式总线。在一些实施例中，互连101至少部分遵从定义双倍数据速率总线(例如，DDR1、DDR2、DDR3、DDR4等等)的标准和/或规范中的一个或多个。在所示实施例中，互连101包括命令/地址通道102以及数据(或DQ)通道104。在其它实施例中，互连101可以包括更多元件、更少元件和/或不同的元件。命令/地址(C/A)通道102提供用于发送命令和地址到存储器设备120的多个通道。DQ通道104提供双向读/写数据总线。在备选实施例中，DQ通道104可以是单向的。为了易于描述，参考×8数据宽度的存储器设备描述本公开的实施例。但是，要理解，本公开的实施例可以包括诸如×4、×16、×32等其它设备数据宽度。主机110控制至存储器设备120和从存储器设备120的数据的传递。在一些实施例中，主机110作为一个或多个处理器集成在相同的管芯上。在其它实施例中，主机110是计算系统的芯片组的一部分。主机110可以使用各种命令来控制数据的传递。例如，用于全写的命令编码可以定义为“W”。在一些实施例中，主机110支持用于部分写的命令(例如，Wm)，其中使用一个或多个数据屏蔽位屏蔽至少一些写入数据。主机110包括诸如例如错误校验和(CRC)逻辑112、构造帧逻辑114以及使能/禁止逻辑116之类的检错能力及其它。CRC逻辑112使主机110能够支持带内CRC机制。例如，CRC逻辑112使主机110能够生成在一个或多个数据帧中(例如，通过DQ通道104)传递的CRC校验和。在一些实施例中，可以生成CRC校验和以用于部分写入帧。CRC校验和可以保护写入帧中的(至少一些)数据位以及(至少一些)数据屏蔽位。在一些实施例中，在普通帧中(例如，通过DQ通道104)传递数据位、数据屏蔽位以及对应校验和。在一些实施例中，能够有选择地使能或者禁止保护数据帧的CRC的使用。例如，在所示实施例中，主机110包括使能/禁止逻辑116以有选择地使能或者禁止CRC的使用。在一些实施例中，使能/禁止逻辑116可以包括一个或多个寄存器位(例如，模式寄存器组或MRS位)。主机110还可以包括构造帧逻辑114。构造帧逻辑114包括组装将要传递至存储器设备120的帧的逻辑。类似地，逻辑114还可以包括拆分从存储器设备120接收的帧的逻辑。在一些实施例中，构造帧逻辑114能够组装不止一种类型的数据帧(例如，数据帧106A、106B和106C)。存储器设备120(至少部分)提供用于系统100的主系统存储器。在一些实施例中，存储器设备120包含DRAM设备(例如，DDR1、DDR2、DDR3、DDR4等)。存储器设备120包括错误校验和(CRC)逻辑122、构造帧逻辑124以及使能/禁止逻辑126。在一些实施例中，CRC逻辑122使存储器设备120能够支持带内CRC机制(例如，在DQ线104上)。术语“带内CRC机制”指支持CRC(或其它错误位方案)而不增加额外的管脚。CRC逻辑122可以包括CRC生成逻辑以基于接收的数据帧生成本地校验和。可以将本地校验和与帧中传达的校验和进行比较以确定是否存在任何传送错误。当传送错误发生时，存储器设备120可以用信号通知主机110。构造帧逻辑124包括组装从主机110传递的帧的逻辑。逻辑124还可以包括拆分从主机110接收的帧的逻辑。在一些实施例中，构造帧逻辑124能够组装不止一种类型的数据帧(例如，数据帧106)。如上面所指出，在一些实施例中，能够有选择地使能或者禁止保护数据帧的CRC的使用。例如，在所示实施例中，存储器设备120包括使能/禁止逻辑126以有选择地使能或者禁止CRC的使用。在一些实施例中，使能/禁止逻辑126可以包括一个或多个寄存器位(例如，模式寄存器组或MRS位)。在很多实施例中，将CRC使能，使得带内CRC字节被提供以确保针对传送错误的保护。同样地，图2按照本公开的一个实施例示出具有CRC字节的×8写入数据帧200的所选方面。具体地说，写入数据帧200表示正在写入存储器的数据帧。写入数据帧200包含十个单位间隔(UI)格式，其中带内CRC校验和字节附在帧的结束处。在所示实施例中，前八个UI传达写入数据字节(例如，UI 0到UI 7)，而UI 8传达CRC字节并且不使用UI 9，从而UI 9包含全“l”。在一些实施例中，前八个UI(例如，UI 0到UI 7)传达写入数据字节，UI 8传达CRC字节，并且UI 9传达数据屏蔽字节。在任何情况下，将要传递的写入数据帧200包含10个UI。在包含写入数据帧200的10个UI的一些实现本文档来自技高网...

【技术保护点】
一种集成电路，包括：构造帧逻辑，所述构造帧逻辑配置成生成写入帧，所述写入帧包括多个数据位以及附在所述数据位的结束处的错误位校验和；总线架构，所述总线架构配置成容许所述写入帧至存储器设备的传递；逻辑，所述逻辑配置成定义周转时间开始于紧随所述写入帧的所述数据位的传递之后的时刻，所述周转时间测量随后的写入帧被传递时的时间延迟。

【技术特征摘要】
【国外来华专利技术】1. 一种集成电路，包括：
构造帧逻辑，所述构造帧逻辑配置成生成写入帧，所述写入帧包括多个数据位以及附在所述数据位的结束处的错误位校验和；
总线架构，所述总线架构配置成容许所述写入帧至存储器设备的传递；
逻辑，所述逻辑配置成定义周转时间开始于紧随所述写入帧的所述数据位的传递之后的时刻，所述周转时间测量随后的写入帧被传递时的时间延迟。
2. 如权利要求1所述的集成电路，其中，所述存储器设备包含×8动态随机存取存储器(DRAM)设备。
3. 如权利要求1所述的集成电路，其中，所述存储器设备包含×4动态随机存取存储器(DRAM)设备。
4. 如权利要求1所述的集成电路，其中，所述错误位校验和包含循环冗余码(CRC)校验和。
5. 如权利要求1所述的集成电路，其中，所述写入帧包含十个单位间隔格式，其中所述数据位占据八个单位间隔并且所述错误位校验和包含两个单位间隔。
6. 如权利要求5所述的集成电路，其中，所述两个单位间隔错误位校验和包括包含所述错误位校验和的一个单位间隔以及包含伪信息的一个单位间隔。
7. 如权利要求1所述的集成电路，其中，所述周转时间的开始被应用到写入恢复操作。
8. 一种方法，包括：
生成写入帧，所述写入帧包括多个数据位以及附在所述数据位的结束处的错误位校验和；
将所述写入帧传递至存储器设备；以及
定义周转时间开始于紧随所述数据位的传递之后的时刻，所述周转时间测量随后的写入帧被传递时的时间延迟。
9. 如权利要求8所述的方法，其中，所述存储器设备包含×8动态随机存取存储器(DRAM)设备。
10. 如权利要求8所述的方法，其中，所述存储器设备包含×4动态随机存取存...

【专利技术属性】
技术研发人员：库尔吉特·辛格·贝恩斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US