薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管制造技术

薄膜晶体管(TFT)基底包括在相同基底上的第一和第二TFT。第一TFT具有这样的特征，从而在基底和第一绝缘层之间设有下导电层或底部栅极电极层，而在形成在位于第一绝缘层上的半导体层上的第二绝缘层上设有上导电层或顶部栅极电极层。第一导电层具有第一和第二区域，从而第一区域在不与半导体层重叠的情况下与所述第一导电层重叠，而第二区域与半导体层重叠，并且第一区域大于第二区域，而第二绝缘层比第一绝缘层更薄。除了没有栅极电极层之外，第二TFT具有与第一TFT相同的结构。

【技术实现步骤摘要】
本申请基于2009年7月29日提交的日本专利申请No.2009-176951和2010年6月23日提交的日本专利申请No.2010-142280的优先权权益，这些专利申请的内容其全文在这里被引用作为参考。
本专利技术涉及设有多种类型具有不同击穿电压性能的TFT的薄膜晶体管(TFT)基底或TFT电路，具体的，涉及设有通过相对较低的电压和相对较高的电压驱动的至少两个TFT的TFT基底或TFT电路。
技术介绍
在采用了设有开关器件的驱动器电路基底或所谓的TFT基底的液晶显示装置中，在由玻璃或石英制成的绝缘基底上形成有多个TFT，并且目前它用于切换像素和其它驱动电路。对于TFT基底而言，最近的技术由于要在单块绝缘基底上设置多种类型具有不同击穿电压性能特性的TFT从而需要TFT基底具有越来越多的功能。具体地说，TFT基底至少需要两种类型的TFT。一种类型是在相对较低的电压(大约1.5-5V)下以高速度驱动的TFT，这通常用于信号处理电路等。另一种类型是在相对较高的电压(大约10-40V)下驱动的TFT，这通常用于驱动像素或外围电路。一般来说，难以形成兼有高电流驱动性能和高击穿电压性能的TFT。因此，不同类型的TFT单独形成在相同的基底上，从而单独制造出具有高电流驱动性能的一个TFT和具有高击穿电压性能的另一个TFT。例如，如在日本专利申请特许公开No.2003-45892(专利文献1)的图25和段落118-124中所述一样，低电压驱动TFT和高电压驱动TFT设计成在顶部栅极电极和半导体层之间具有不同厚度的栅极绝缘薄膜。在这种结构中，低电压驱动TFT在半导体层例如硅层的上部上设有第一栅极绝缘薄膜，而高电压驱动TFT在半导体层的上部上不仅设有第一栅极绝缘薄膜，而且还设有第二栅极绝缘薄膜，从而高电压驱动TFT的栅极绝缘薄膜的总厚度变为第一栅极绝缘薄膜和第二栅极绝缘薄膜的厚度的总和。在专利文献1中，低电压驱动TFT和高电压驱动TFT分别需要单独的工序来形成每个顶部栅极电极。另外，第一和第二绝缘薄膜分别在形成低电压驱动TFT和高电压驱动TFT的栅极电极之前形成。因此，这种结构由于需要更多的制造工序所以在生产成本方面是不利的。
技术实现思路
本专利技术的示例性目的在于提供一种兼容的TFT，其中可以在不增加在相同基底上的顶部栅极电极形成工序的情况下很容易将不同的击穿电压性能特性改变为任一种击穿电压性能特性。根据本专利技术示例性方面的薄膜晶体管(TFT)基底包括位于相同基底上的第一和第二不同类型的TFT。第一TFT其特征在于，下导电层或底部栅极电极层设在基底和第一绝缘层之间，而上导电层或顶部栅极电极层设置在形成在位于第一绝缘层上的半导体层上的第二绝缘层上。第一导电层具有第一和第二区域，从而第一区域在不与半导体层重叠的情况下与第一导电层重叠，而第二区域与半导体层重叠，并且第一区域大于第二区域，同时第二绝缘层比第一绝缘层更薄。除了没有栅极电极层之外，第二TFT具有与第一TFT相同的结构。附图说明从下面结合附图给出的详细说明中将了解本专利技术的示例性特征和优点，其中：图1A为示例性剖视图，显示出根据本专利技术的TFT结构；图1B为示例性透视图，显示出根据本专利技术在图1A中所示的TFT结构；图1C为示例性平面图，显示出根据本专利技术的TFT结构的构思，并且显示出沿着在图1A中所示的虚线I-I剖开的剖视图；图1D为示例性特征曲线图，显示出根据本专利技术的TFT结构中在栅极电极的电位和无Si区域与有Si区域的面积比之间的关系；图2A为根据本专利技术第一示例性实施方案形成在基底上的低电压TFT的剖视图；图2B为根据本专利技术第一示例性实施方案形成在图2A中所示的相同基底上的高电压TFT的剖视图；图3A为根据本专利技术第一示例性实施方案的TFT结构的剖视图；图3B为剖视图，显示出在图3A中所示的TFT结构的多个变化结构；图4为根据本专利技术第一示例性实施方案的TFT结构的剖视图；图5为剖视图，显示出根据本专利技术第一示例性实施方案的TFT结构的构思的典型变型；图6A为特征曲线图，显示出在具有浮动顶部栅极或没有顶部栅极的情况下在TFT特征方面的差异；图6B为特征曲线图，显示出由于面积比改变而出现的在TFT特征方面的差别；图7为根据本专利技术第二示例性实施方案的TFT结构的剖视图；图8为根据本专利技术第二示例性实施方案的TFT结构的剖视图；图9A为根据本专利技术第三示例性实施方案形成在基底上的低电压TFT的剖视图，其具有与第一示例性实施方案相关的偏置结构；图9B为的根据本专利技术第三示例性实施方案形成在图9A所示的相同基底上的高电压TFT的剖视图；图10A为根据本专利技术第三示例性实施方案形成在基底上的低电压TFT的剖视图，其具有与第二示例性实施方案相关的偏置结构；图10B为根据本专利技术第三示例性实施方案形成在图10A所示的相同基底上的高电压TFT的剖视图；图11A为根据本专利技术第三示例性实施方案形成在基底上的低电压TFT的剖视图，其具有与第一示例性实施方案相关的多栅极结构；图11B为根据本专利技术第三示例性实施方案形成在图11A所示的相同基底上的高电压TFT的剖视图；图12A为根据本专利技术第三示例性实施方案形成在基底上的低电压TFT的剖视图，其具有与第二示例性实施方案相关的多栅极结构；图12B为根据本专利技术第三示例性实施方案形成在图12A所示的相同基底上的高电压TFT的剖视图；图13A为根据本专利技术第三示例性实施方案的改进实施例形成基底上的低电压TFT的剖视图；图13B为根据本专利技术第三示例性实施方案的改进实施例形成在图13A所示的基底上的高电压TFT的剖视图；图14A为平面图，显示出与相关技术相关的像素阵列结构；图14B为平面图，显示出根据本专利技术第四示例性实施方案的像素阵列结构；图14C为平面图，显示出根据本专利技术第四示例性实施方案的改进实施例的像素阵列结构；图15A为根据本专利技术第三示例性实施方案的改进实施例形成在基底上的n通道型低电压TFT，其具有在图13A中所示的用于CMOS(互补金属氧化物半导体)器件的类似结构；图15B为根据本专利技术第三示例性实施方案形成在图15A所示的改进实施例的相同基底上的n通道型高电压TFT，其具有在图13B所示的用于CMOS器件的类似结构；图16A为根据本专利技术第三示例性实施方案的改进实施例形成在基底...

【技术保护点】
一种薄膜晶体管，包括：形成在绝缘基底上的第一绝缘层；形成在所述第一绝缘层上的第一半导体层；形成在所述第一半导体层上的第二绝缘层；设置在所述绝缘基底和所述第一绝缘层之间的第一导电层；以及形成在所述第二绝缘层上的具有浮动状态的第二导电层，所述第二导电层包括第一区域和第二区域，从而所述第一区域为与所述第一半导体层重叠的顶部栅极电极区域，而所述第二区域为在没有与所述第一半导体层重叠的区域中与所述第一导电层重叠的电容耦合区域，并且使所述第二区域的面积比所述第一区域的面积更大，从而在所述第二导电层处的电位接近在所述第一导电层处的电位或大约为在所述第一导电层处的电位，其中所述顶部栅极电极和底部栅极电极未直接连接，所述顶部栅极电极和所述底部栅极电极之间的重叠区域大于所述顶部栅极电极和所述第一导电层之间的重叠区域。

【技术特征摘要】
2009.07.29 JP 2009-176951;2010.06.23 JP 2010-142281.一种薄膜晶体管，包括：
形成在绝缘基底上的第一绝缘层；
形成在所述第一绝缘层上的第一半导体层；
形成在所述第一半导体层上的第二绝缘层；
设置在所述绝缘基底和所述第一绝缘层之间的第一导电层；以及
形成在所述第二绝缘层上的具有浮动状态的第二导电层，所述第二导
电层包括第一区域和第二区域，从而所述第一区域为与所述第一半导体层
重叠的顶部栅极电极区域，而所述第二区域为在没有与所述第一半导体层
重叠的区域中与所述第一导电层重叠的电容耦合区域，并且使所述第二区<...

【专利技术属性】
技术研发人员：是成贵弘，田边浩，
申请(专利权)人：NLT科技股份有限公司，
类型：发明
国别省市：日本;JP