具有复位条件跟踪能力的处理器装置制造方法及图纸

本发明专利技术涉及一种具有调试能力的处理器装置，其具有：中央处理单元；调试电路，其包含跟踪模块；系统时钟模块，其用于提供内部时钟信号；及复位检测单元，其在调试模式期间防止所述系统时钟模块接收复位信号。

【技术实现步骤摘要】
【国外来华专利技术】具有复位条件跟踪能力的处理器装置 相关申请案夺叉参考 本申请案主张于2012年5月7日提出申请、标题为具有指令跟踪能力的处理器 装置（PROCESSORDEVICEWITHINSTRUCTIONTRACECAPABILITIES) 的第 61/643, 725 号 美国临时申请案的权益，所述美国临时申请案的全文并入本文中。
本专利技术涉及处理器装置，特定来说，具有集成调试能力的微控制器装置。
技术介绍
现代微处理器及微控制器包含高效地允许借助于所谓的电路内调试器或仿真器 装置分析运行程序的电路。为此，微控制器或微处理器提供支持调试功能的内部电路及可 (举例来说）通过编程装置的多个功能引脚而激活以作为调试接口操作的特定接口。此接 口通常可配置为高速串行接口以允许实际装置与外部调试器或仿真器之间的快速通信。因 此，装置自身可在不激活此接口且相关联引脚可用于其它目的的正常操作模式及使用此接 口来与相应外部装置（例如可从外部主机计算机及由外部主机计算机操作的调试器或仿 真器）交换数据的调试操作模式中操作。所述调试器或仿真器还可作为编程器操作，其中 经由相同调试接口将程序传送到目标装置中。主机计算机、外部调试器或仿真器因此形成 廉价的分析与调试系统。 现代处理器及微控制器在相应装置内部提供调试功能的经扩展集合。举例来说， 可在装置内设置若干个断点以允许装置实际上实时运行，这在仅使用高速串行接口时对于 外部调试器将是不可能的且因此将需要外合芯片及昂贵的调试电路。然而，当然，这些内部 调试电路的功能性由于有线量的硅面积（realestate)及其它原因而有点受限制。举例来 说，外部电路内调试器通常不支持追溯功能，且当在调试模式中时、特定来说当装置执行复 位时，甚至更复杂的电路内仿真器也可能不充分地支持跟踪功能。
技术实现思路
因此，需要一种在处理器或微控制器装置内的经改进的电路内调试单元。举例来 说，根据各种实施例，使得通过不同步及同步复位两者的指令跟踪成为可能。 根据一实施例，一种具有调试能力的处理器装置可包括：中央处理单元；调试电 路，其包含跟踪模块；系统时钟模块，其用于提供内部时钟信号；及复位检测单元，其在调 试模式期间防止所述系统时钟模块接收复位信号。 根据又一实施例，所述跟踪模块可操作以在已检测到复位信号之后记录跟踪信息 且在记录所述跟踪信息之后产生将所述系统时钟模块复位的信号。根据又一实施例，所述 跟踪信息可包含复位源信息。根据又一实施例，所述跟踪模块可产生包含关于经执行指令 的信息的跟踪流，其中所述跟踪流通过外部接口输出。根据又一实施例，所述跟踪流可为基 于包的。根据又一实施例，所述跟踪包可包含关于触发源的信息。根据又一实施例，可有条 件地提供所述信息，其中所述条件可为用户定义的。根据又一实施例，复位信号可为同步复 位信号或不同步复位信号。根据又一实施例，同步复位信号可通过看门狗定时器WDT、由所 述中央处理单元执行的RESET指令、堆栈溢出/下溢复位而产生。根据又一实施例，不同步 复位信号可通过所述处理器装置的外部引脚而接收。 根据另一实施例，一种用于在处理器装置内调试经执行代码的方法可包括：由中 央处理单元（CPU)执行代码；在确定复位后，即刻将复位信号转发到微控制器的除系统时 钟模块以外的内部单元以允许跟踪模块的进一步操作；及在接收到所述复位之后记录跟踪 信息。 根据所述方法的又一实施例，所述方法可进一步包括在已记录所述跟踪信息之后 将所述系统时钟模块复位。根据所述方法的又一实施例，所述跟踪信息可包含复位源信息。 根据所述方法的又一实施例，所述跟踪模块可产生包含关于经执行指令的信息的跟踪流， 其中所述跟踪流通过外部接口输出。根据所述方法的又一实施例，所述跟踪流可为基于包 的。根据所述方法的又一实施例，所述跟踪包可包含关于触发源的信息。根据所述方法的 又一实施例，可有条件地提供所述信息，其中所述条件可为用户定义的。根据所述方法的又 一实施例，复位信号可为同步复位信号或不同步复位信号。根据所述方法的又一实施例，可 通过看门狗定时器WDT、由所述中央处理单元执行的RESET指令、堆栈溢出/下溢复位产生 同步复位信号。根据所述方法的又一实施例，可通过所述处理器装置的外部引脚接收不同 步复位信号。 【附图说明】 图1展示根据各种实施例的集成调试模块的框图； 图2更详细地展示图1的硬件断点框图； 图3更详细地展示图1的事件组合器框图； 图4展示用于处置跟踪时钟的框图； 图5展示如在图4中所使用的示范性跟踪Q产生器； 图6更详细地展示如在图4中所使用的示范性ICD模拟复位单元； 图7更详细地展示图1的跟踪框图； 图8展示典型的跟踪信号时序图； 图9展示跟踪子系统的简化框图； 图10展示使用具有根据各种实施例的嵌入式调试单元的微控制器及外部电路内 调试（ICD)控制器的系统的框图；且 图11展示系统时钟clkin及相关正交信号的示范性时序图。 图12展示使用具有根据各种实施例的嵌入式调试单元的微控制器及外部电路内 调试（ICD)控制器的系统的框图。 【具体实施方式】 典型的微控制器装置可具有数个不同步及同步系统复位源。即使微控制器单元 (MCU)系统在此复位发生后即刻停止操作，但根据各种实施例，装置的调试单元内的指令跟 踪模块将记录复位发生及所述源。为此，各种实施例通过外部不同步及内部同步装置复位 提供指令跟踪。 根据各种实施例，跟踪系统阻止对系统时钟配置模块的复位、使复位同步（在不 同步的情况下）并记录复位。因此，所述系统不具有对复位的时序敏感性。 图1展示根据一实施例可集成于微控制器内的电路内调试模块的框图。然而，可 在其它类型的芯片上调试电路中实施如上文所描述的一般概念。所述框图展示可实施于 (举例来说）微控制器中且可由五个基本块组成的模块： ?断点比较逻辑135 ?秒表循环计数器逻辑150 ?控制与状态机逻辑145 ?跟踪逻辑120 ?事件组合器逻辑125 CPU110通过内部总线与硬件断点单元135、事件检测单元140、控制逻辑单元145 及后台接口 155耦合。多路复用器160用于允许调试单元与外部调试器通过专用调试时钟 与数据引脚165的耦合。控制逻辑145可与一或多个外部引脚耦合。图1展示示范性TRGIN 引脚185。此引脚可为不具有其它功能的专用引脚。然而，特定来说在低引脚装置中，此引 脚可为允许在程序控制下指派给不同外围装置且因此可根据其经编程指派执行不同功能 的多功能引脚。举例来说，可借助于配置寄存器将此引脚编程为在功能上除跟踪触发以外 还充当串行接口时钟引脚、数字I/O引脚、模拟输入引脚等。如图1中所展示，控制逻辑还 提供可类似于引脚185(多功能引脚）的触发输出引脚190。跟踪模块120与跟踪停滞输入 引脚115及跟踪时钟与数据输出引脚175耦合。图1还展示可通过控制逻辑145配置的脉 冲拒斥滤波器170及180。图1中未展示通过此类滤波器的信号路由。根据一些实施例，实 施断点调试以使得在执行指令之前执行被异常终止，即所谓的零滑动操作本文档来自技高网...

【技术保护点】
一种具有调试能力的处理器装置，其包括：中央处理单元；调试电路，其包含跟踪模块；系统时钟模块，其用于提供内部时钟信号；复位检测单元，其在调试模式期间防止所述系统时钟模块接收复位信号。

【技术特征摘要】
【国外来华专利技术】2012.05.07 US 61/643,7251. 一种具有调试能力的处理器装置，其包括： 中央处理单元； 调试电路，其包含跟踪模块； 系统时钟模块，其用于提供内部时钟信号； 复位检测单元，其在调试模式期间防止所述系统时钟模块接收复位信号。2. 根据权利要求1所述的处理器装置，其中所述跟踪模块可操作以在已检测到复位信 号之后记录跟踪信息，且在记录所述跟踪信息之后产生将所述系统时钟模块复位的信号。3. 根据权利要求2所述的处理器装置，其中所述跟踪信息包含复位源信息。4. 根据权利要求1所述的处理器装置，其中所述跟踪模块产生包含关于经执行指令的 信息的跟踪流，其中所述跟踪流通过外部接口输出。5. 根据权利要求4所述的处理器装置，其中所述跟踪流是基于包的。6. 根据权利要求5所述的处理器装置，其中所述跟踪包包含关于触发源的信息。7. 根据权利要求6所述的处理器装置，其中有条件地提供所述信息，其中所述条件可 为用户定义的。8. 根据权利要求1所述的处理器装置，其中复位信号可为同步复位信号或不同步复位 信号。9. 根据权利要求8所述的处理器装置，其中同步复位信号是通过看门狗定时器WDT、由 所述中央处理单元执行的RESET指令、堆栈溢出/下溢复位而产生。10. 根据权利要求8所...

【专利技术属性】
技术研发人员：贾斯廷·米尔克斯，托马斯·爱德华·佩尔门，孙达尔·巴拉苏布拉马尼亚安，库沙拉·贾瓦盖尔，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国;US