一种绝缘栅双极性晶体管的制造方法技术

本发明专利技术公开了一种绝缘栅双极性晶体管的制造方法，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层；去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；在所述外延层上继续制造所述绝缘栅双极性晶体管。本发明专利技术在常规制作绝缘栅双极性晶体管之前尽可能降低外延前衬底材料的表面缺陷，增加外延层质量进而提高整个绝缘栅双极性晶体管的质量。

【技术实现步骤摘要】
一种绝缘栅双极性晶体管的制造方法
本专利技术属于功率半导体器件
，涉及绝缘栅双极性晶体管（InsulatedGateBipolarTransistor，简称IGBT），尤其是通过外延工艺制作场终止型绝缘栅双极性晶体管（FieldStopInsulatedGateBipolarTransistor，简称FS-IGBT）的制备方法。
技术介绍
集成电路的快速发展，对衬底材料的质量提出了更严格的要求。对于一般低压IGBT，特别是600V左右使用外延工艺完成的FS-IGBT来说，技术的难点是厚度和电阻率一致性问题。电阻率均匀性差主要原因是硼、砷杂质的自掺杂。N型杂质（砷或磷）的自掺杂可采用低压外延技术来实现。只不过低压外延生长的硅片有很大的温度梯度，这将导致较多的层错和位错，而大的层错密度和位错密度会给器件电参数和成品率带来致命的危害。同时，一些研究表明对掺硼的P/P+(或埋层)外延，在低压条件下的自掺杂效应反而比常压下的大，所以对常用的P型衬底，由于外延前存在注入和衬底材料表面缺陷较多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题。现有低压IGBT外延FS工艺中，先形成IGBT的FS区域，然后在此材料上生长需要厚度和电阻率的外延层，这种制作工艺存在由于外延前存在注入和衬底材料表面缺陷较多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题等明显的缺陷：首先，外延工艺中反应气体穿越衬底表面的时候它的浓度是不断降低的，因为它在穿越衬底表面的同时也在与硅衬底发生反应；其次，硅外延生长速度随着反应气体中硅源浓度的变化而变化，硅源浓度大时外延生长速度较快，反之，硅源浓度小的时候硅外延生长速度较慢；再者，掺杂剂浓度随着外延层中杂质浓度的变化而变化，当掺杂剂浓度增大时，外延层中的杂质浓度将增大，外延层的电阻率将变小，击穿电压降低，反之，当掺杂剂浓度变小时，外延层中杂质浓度也减小，相应的外延层的电阻率将增大，击穿电压变大。(事实上反应速度的快慢不是简单的依赖于反应剂的浓度高低，只是一般情况下，我们认同这种正比关系)。如上所述反应气体中硅源浓度是不断降低的，那么，与它成正比关系的硅外延的生长速度也是不断降低的，进而使得外延层厚度和电阻率的均匀性和一致性变差。在较小的衬底尺寸进行外延生长时，能够接受这种因为反应速度造成的外延层参数变差；但是当衬底直径变大，由于衬底材料表面缺陷较多，导致这种差异也变得更大，这已经超出了生产的容许范围。
技术实现思路
本部分的目的在于概述本专利技术的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和专利技术名称中可能会做些简化或省略以避免使本部分、说明书摘要和专利技术名称的目的模糊，而这种简化或省略不能用于限制本专利技术的范围。鉴于上述和/或现有IGBT的制造方法中存在的问题，提出了本专利技术。因此，本专利技术一个目的是提出一种IGBT的制造方法，该方法能够有效的降低外延前衬底材料的表面确认，增加外延层质量。为解决上述技术问题，本专利技术提供了如下技术方案：一种绝缘栅双极性晶体管的制造方法，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层；去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；在所述外延层上继续制造所述绝缘栅双极性晶体管。作为本专利技术所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：所述第一导电类型的半导体衬底为P型衬底材料。作为本专利技术所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：所述氧化层的厚度为作为本专利技术所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：在800摄氏度～1100摄氏度的干氧/氢氧氧化/水汽氧化环境中对形成有所述场终止层上的半导体衬底进行氧化以得到所述氧化层。作为本专利技术所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：在所述场终止层上生长所述氧化层时，同时也在所述半导体衬底的第二主面上形成有氧化层，所述制造方法还包括：去除所述半导体衬底的第二主面上形成的氧化层。作为本专利技术所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：采用湿法腐蚀工艺或者湿法腐蚀与干法腐蚀相结合的工艺去除所述场终止层上的氧化层。作为本专利技术所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：通过N型杂质表面注入和高温推阱的工艺在所述半导体衬底的第一主面形成场终止层。作为本专利技术所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：N型杂质的注入剂量为5E12/cm2～1E15/cm2，能量为30KeV～200KeV。。本专利技术通过实践中低压IGBT外延FS工艺中由于注入和高温过程导致衬底材料的表面缺陷较多，导致在此衬底材料上进行的外延层缺陷增多，质量下降，降低了在此外延上工艺的器件的性能等问题，提供了一种IGBT的制造方法，该方法在常规制作绝缘栅双极性晶体管之前尽可能降低外延前衬底材料的表面确认，增加外延层质量进而提高整个绝缘栅双极性晶体管的质量。附图说明图1是根据本专利技术第一实施方式制作FS-IGBT的方法流程图；图2～图6是根据本专利技术第一实施方式中的制作IGBT前的工艺方法过程示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
部分所述，现有技术IGBT外延FS工艺，其外延生长阶段包括:一、初始的生长阶段，气相反应中生成的硅单晶淀积在清洁的硅衬底上，该单晶层的质量将直接影响整个外延层缺陷密度。表面质量好，缺陷密度小；反之，缺陷密度大。在这个阶段，硅源浓度、掺杂剂浓度和反应速度都处于一个爬升过程；二、稳定生长过程，该过程占了硅外延有效时间中的绝大部分，外延层所需要生长的大部分厚度在此阶段形成，此过程反应速度与气氛相对稳定，硅单晶淀积速度可控；三、反应结束阶段，停止输送反应气体，反应腔内各种反应气体的浓度急速下降，处于一个回落的过程。随着技术的进步，用于外延衬底直径越来越大，6英寸衬底直径是Ф4″衬底的1.5倍，面积是其2.25倍；8英寸衬底直径是4英寸衬底的2倍，面积是其4倍。这种情况下，由于外延前存在注入和衬底材料表面缺陷较多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题，这种情况下，对外延层关键参数电阻率和厚度的控制将变得更加困难。为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施方式作进一步地详细描述。本专利技术第一实施方式以P型衬底为半导体衬底，涉及一种制作FS-IGBT器件的方法，具体流程如图1所示。在介绍本专利技术中的IGBT的制造方法之前，需要进行如下说明。本文中涉及到两种导电类型，分别为第一导电类本文档来自技高网...

【技术保护点】
一种绝缘栅双极性晶体管的制造方法，其特征在于：提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层；去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；在所述外延层上继续制造所述绝缘栅双极性晶体管。

【技术特征摘要】
1.一种绝缘栅双极性晶体管的制造方法，其特征在于：提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层；去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；在所述外延层上继续制造所述绝缘栅双极性晶体管，所述第一导电类型的半导体衬底为P型衬底材料，第二导电类型为N型，P型衬底材料也是绝缘栅双极性晶体管的背面P+集电极区，其中通过N型杂质表面注入和高温推阱的工艺在所述半导体衬底的第一主面形成场终止层。2.根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：所述氧化层的厚度为3.根据权利要求1所述的绝缘栅双极性晶体管的...

【专利技术属性】
技术研发人员：邓小社，芮强，张硕，王根毅，
申请(专利权)人：无锡华润上华半导体有限公司，
类型：发明
国别省市：江苏;32