一种高阶数字滤波系统及方法技术方案

本发明专利技术提供了一种高阶数字滤波系统及方法。通过数字信号的时频变换，将并行数据基于帧的形式，在频域上，通过与滤波器系数频域响应进行乘累加运算，完成高阶FIR滤波的数字并行实现。大大简化了传统并行数字滤波通过序列重组的繁琐实现方式。

【技术实现步骤摘要】
一种高阶数字滤波系统及方法
本专利技术涉及一种滤波系统及方法，特别是涉及一种适用于高阶数字滤波的滤波系统及方法。
技术介绍
数字滤波是很多数字信号处理系统的基本组成，它们广泛的应用于通信、信号处理、图像处理、模式识别等很多领域。目前有多种实现FIR滤波的方法，诸如使用DSP芯片、专用集成电路ASIC以及FPGA等，利用DSP来实现将会受限于运行速度以及较漫长的开发时间，ASIC将会受限于开发周期、成本以及通用性等问题，而FPGA的实现将会平衡这些因素，由于其开发周期短、实现方式容易、通用性强等特点，在很多领域都有着广泛的应用，并且发展潜力巨大。FIR滤波主要的设计方法就是利用乘累加来实现。在一些高端应用场景中需要在FPGA内部实现采样速率达到2G—3G的FIR滤波。若采用串行处理的方式，在FPGA内部仍然无法实现超宽带高速数字滤波，因此必须改进数字滤波的实现结构，采用并行方式，降低对运算单元的速率要求，从而可以在FPGA等硬件中得以实现。传统并行FIR数字滤波在FPGA中的实现方式十分复杂，数字信号并行N路进入FPGA，在FPGA内部通过数据的重排列组合形成N路新的并行序列，再与滤波器系数通过乘加运算，输出并行的N路数据，即滤波器的并行输出数据。这种算法在FPGA内部的信号重组逻辑十分复杂，且并行N路与滤波器系数的乘加运算需要使用大量FPGA内部的乘法单元，资源开销大，工程上不易实现。
技术实现思路
本专利技术要解决的技术问题是提供一种实现方式更简单的高阶数字滤波系统及方法。本专利技术采用的技术方案如下：一种高阶数字滤波系统，包括数字信号并行输入模块和滤波器系数输入模块，其特征在于，还包括：滤波系数时频变换模块，以向量为滤波器元素的K-1阶滑动滤波器；其中，K=1,2,3，…；短时滑帧处理模块，形成含2N个离散数据的时域帧信号；其中N为N路并行数据；FFT定点运算模块，将短时滑帧处理所得的每帧数据做2N点数的FFT；帧结构滑动滤波模块，将FFT定点运算输出的每一帧数据滑动进入滑动滤波器并输出；IFFT定点运算模块，将滑动滤波器输出的每一帧数据通过IFFT变换转换为时域数据；数据截取及输出模块，将IFFT定点运算输出的每帧数据只保留后半帧数据输出。一种高阶数字滤波方法，具体方法为，数字信号并行N路进入FPGA，滤波器系数通过时频变换，形成以向量为各元素的滑动滤波器；同时，并行数据在FPGA中通过短时滑帧处理，形成含2N个离散数据的时域帧信号，实时、并行的做FFT定点运算，形成含2N个离散数据的频域帧信号；频域帧信号再经过帧结构滑动滤波，完成含2N个频域数据的滤波器帧输出，每帧数据再实时流水地通过IFFT定点运算，完成频域帧信号的时域变换，最后经数据截取及输出后半帧时域信号；其中，滤波器系数时频变换的具体方法为：将KN-1阶滤波器系数按每N个系数后面补N个0，再通过2N点DFT，形成滤波器的K个元素，且每个元素均为2N点的向量；其中，K=1,2,3，…；短时滑帧处理的具体方法为：并行N路数据，在FPGA内部缓存一帧，将当前时钟周期缓存的数据与当前时钟周期到来的数据按采样先后顺序组成含2N个数据的一帧数；FFT定点运算的具体方法为：将短时滑帧处理所得的每帧数据做2N点数的FFT；帧结构滑动滤波的具体方法为：将FFT定点运算实时流水输出的每一帧数据，滑动进入通过由滤波器系数时频变换所得的以向量为元素的滑动滤波器；IFFT定点运算的具体方法为：将帧结构滑动滤波输出的每帧数据，通过IFFT变换，转换为时域数据；数据截取及输出的具体方法为：将IFFT定点运算输出的每帧数据只保留后半帧数据，这就使得并行N路输入，并行N路输出。所述2N点数的FFT通过n次蝶形计算得到，其中，N为2的n次方。所述IFFT变换通过蝶形计算得到。与现有技术相比，本专利技术的有益效果是：对于并行N路输入高阶数字滤波的FPGA实现方法，本专利技术的方法较传统通过序列重组，并行经过N路高阶滤波器的实现架构，其算法架构更加简单、合理，资源开销更少，工程可实现性更高。附图说明图1为本专利技术其中一实施例的数字处理架构框图。图2为本专利技术其中一实施例的FFT及IFFT蝶形算法示意图。图3为本专利技术其中一实施例的帧结构滑动滤波处理结构流程框图。图4为本专利技术其中一实施例的滤波器系数时频变换处理流程框图。图5为本专利技术采用基于帧结构的并行高阶低通滤波方法所得的高斯白噪声频域响应效果图。图6为采用传统并行高阶低通滤波方法所得的高斯白噪声频域响应效果图。图7为本专利技术采用基于帧结构的并行高阶带通滤波方法所得的高斯白噪声频域响应效果图。图8为采用传统并行高阶带通滤波方法所得的高斯白噪声频域响应效果图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。本具体实施例以4路量化的高斯白噪声数据并行通过63阶的FIR滤波处理为例进行具体说明。如图1所示的，高阶数字滤波系统，采用的具体滤波处理方法为，数字信号并行N路进入FPGA，滤波器系数通过时频变换，形成以向量为各元素的滑动滤波器；同时，并行数据在FPGA中通过短时滑帧处理，形成含2N个离散数据的时域帧信号，实时、并行的做FFT定点运算，形成含2N个离散数据的频域帧信号；频域帧信号再经过帧结构滑动滤波，完成含2N个频域数据的滤波器帧输出，每帧数据再实时流水地通过IFFT定点运算，完成频域帧信号的时域变换，最后经数据截取及输出后半帧时域信号，即为最终的滤波器输出结果。较传统算法，本专利技术算法架构更加简单、合理，资源开销更少，工程可实现性更高。滤波器系数时频变换的具体方法为：将KN-1阶滤波器系数按每N个系数后面补N个0，再通过2N点DFT，形成滤波器的K个元素，且每个元素均为2N点的向量；这样就形成了以向量为滤波器元素的K-1阶滑动滤波器。其中，K=1,2,3，…。在本具体实施例中，如图4所示，63阶滤波系数重组为16组，每组4个点。将每组4个点后补4个0，做8点的DFT，所得16组数据，即构成帧结构滑动滤波器的16个元素，且每个元素为8点的向量。短时滑帧处理的具体方法为：并行N路数据，在FPGA内部缓存一帧，将当前时钟周期缓存的数据与当前时钟周期到来的数据按采样先后顺序组成含2N个数据的一帧数，这样流水形成的每一帧的前半帧数据与前一帧的后半帧数据相同。在本具体实施例中，4路并行数据在FPGA内部缓存一个时钟周期的数据，每一个时钟周期的输出为上一时钟周期缓存的4个量化数据及当前时钟周期到来的4个量化数据，按采样先后顺序组成的一帧8个数，这种变换使得前一帧数据的后半帧与后一帧数据的前半帧数据相同。这种滑半帧处理即得到该步骤的输出。FFT定点运算的具体方法为：将短时滑帧处理所得的每帧数据做2N点数的FFT。在本具体实施例中，所述2N点数的FFT通过n次蝶形计算得到，其中，N为2的n次方。通常由ADC量化的N路数据，N为2的n次方，因本文档来自技高网...

【技术保护点】
一种高阶数字滤波系统，包括数字信号并行输入模块和滤波器系数输入模块，其特征在于，还包括：滤波系数时频变换模块，以向量为滤波器元素的K‑1阶滑动滤波器；其中，K=1,2,3，… ；短时滑帧处理模块，形成含2N个离散数据的时域帧信号；其中N为N路并行数据；FFT定点运算模块，将短时滑帧处理所得的每帧数据做2N点数的FFT；帧结构滑动滤波模块，将FFT定点运算输出的每一帧数据滑动进入滑动滤波器并输出；IFFT定点运算模块，将滑动滤波器输出的每一帧数据通过IFFT变换转换为时域数据；数据截取及输出模块，将IFFT定点运算输出的每帧数据只保留后半帧数据输出。

【技术特征摘要】
1.一种高阶数字滤波系统，包括数字信号并行输入模块和滤波器系数输入模块，其特征在于，还包括：滤波系数时频变换模块，以向量为滤波器元素的K-1阶滑动滤波器；其中，K=1,2,3，…；短时滑帧处理模块，形成含2N个离散数据的时域帧信号；其中N为N路并行数据；FFT定点运算模块，将短时滑帧处理所得的每帧数据做2N点数的FFT；帧结构滑动滤波模块，将FFT定点运算输出的每一帧数据滑动进入滑动滤波器并输出；IFFT定点运算模块，将滑动滤波器输出的每一帧数据通过IFFT变换转换为时域数据；数据截取及输出模块，将IFFT定点运算输出的每帧数据只保留后半帧数据输出；具体方法为，数字信号并行N路进入FPGA，滤波器系数通过时频变换，形成以向量为各元素的滑动滤波器；同时，并行数据在FPGA中通过短时滑帧处理，形成含2N个离散数据的时域帧信号，实时、并行的做FFT定点运算，形成含2N个离散数据的频域帧信号；频域帧信号再经过帧结构滑动滤波，完成含2N个频域数据的滤波器帧输出，每帧数据再实时流水地通过IFFT定点运算，完成频域帧信号的时域变换，最后经数据截...

【专利技术属性】
技术研发人员：刘宪军，陈俊霖，喻令，向川云，
申请(专利权)人：中国电子科技集团公司第二十九研究所，
类型：发明
国别省市：四川;51