芯片制造技术

本实用新型专利技术提供了一种芯片。该芯片包括：偏移补偿电路，其用以调整所述差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制；差分放大器，其用于从所述偏移补偿电路接收所调节的差分时钟；以及复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
芯片本申请是申请号为201220748843.6、申请日为2012年12月31日、专利技术名称为“转发时钟抖动减少”的中国技术专利申请的分案申请。
概括地说，本专利技术涉及I/O通信链路，具体地说，本专利技术涉及时钟占空比控制。
技术介绍
图1示出了传统转发时钟链路的一个方向。其包括N个差分数据信道106，连同一个差分时钟信道107，用以从第一代理(代理A)向第二代理(代理B)发送信息。(应注意的是，代理可以是芯片或芯片的一部分。因此，信道可以与两个芯片或芯片或芯片封装中的功能块互相连接)。 每个数据信道具有数据发射机104，用以向信道另一端处的相关联的接收机108发送数据。类似地，时钟信道107具有时钟发射机110，用以向时钟接收机112发送时钟(所谓的转发时钟)。图3示出了典型的差分时钟信号，该差分时钟信号可以位于诸如GHz或数GHz的范围内的高频率。在这种频率处，很难获得具有接近平阶(flat step)特性的理想时钟(如果并非不可能的)。而是，如图中所描绘的，时钟可能具有相对宽的上升和下降斜率，或者甚至更有可能的是，在这种频率处，时钟可能具有正弦曲线特性，这还会造成非瞬时的高到低或低到高转换。 图2示出了在时钟接收机112中使用的传统时钟放大器电路。该电路包括终端电阻(RT)、ESD (静电放电)元件202、耦合电容器(CC)、差分放大器204 (其实际上可以包括一系列级联放大器、由电阻Rl和R2以及电容器Cl构成的低通滤波器、以及偏移消除放大器206)。放大器204将输入的时钟信号放大，输入的时钟信号可以被大幅度地衰减(例如，当到达放大器204时，IV信号可以被衰减到10mV)。典型的信道路径的另一个问题是其趋于表现得像低通滤波器，过滤出较高频率分量。偏移消除放大器206运行以将DC偏移从时钟中移除，以便减少占空比抖动。如图3中所示和通过本申请所了解的，通常在两个差分信号线路中是不对称的偏移造成占空比抖动，即，偏斜高于或低于期望的占空比目标(诸如50%的占空比)。 不幸的是，利用这种模拟占空比校正方式，可能难以利用新的处理获得良好性能，例如，很难可靠地达到较高的增益。此外，放大器206校正来自放大器204的偏移，但是无法校正偏移校正放大器206其自身中的偏移。因此，期望新的方法。
技术实现思路
根据本公开内容的实施例的一方面，提供了一种芯片，包括:偏移补偿电路，其用以调整所述差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制；差分放大器，其用于从所述偏移补偿电路接收所调节的差分时钟；以及复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。 在一个实施例中，所述差分时钟是来自另一个芯片的转发时钟。 在一个实施例中，所述偏移补偿电路被放置在所述放大器和电触点之间，用于从所述芯片接收所述时钟。 在一个实施例中，所述偏移补偿电路是活动滤波器电路的一部分。 在一个实施例中，所述活动滤波器电路实现连续时间线性均衡器电路。 该芯片包括:可变偏移比较器，其用于接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值；以及控制电路，其耦合在所述可变偏移比较器和所述偏移补偿电路之间用以控制输出时钟占空比。 在一个实施例中，所述占空比阈值是50 %。 在一个实施例中，该芯片包括:开关，其用于接收要用作所述差分时钟的失效备援时钟。 根据本公开内容的实施例的另一方面，提供了一种芯片，包括:差分放大器，其具有用以接收差分时钟的输入端和用以提供经占空比调整的时钟的输出端；偏移调整电路，其耦合在所述输入端和所述输出端之间，所述偏移调整电路包括具有自偏移校正的可变偏移比较器(VOC)、具有耦合到所述差分放大器的所述输入端的输出端的差分偏移补偿(DOC)电路、以及耦合在所述VOC和DOC之间用以控制输出时钟占空比的控制电路；以及复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。 在一个实施例中，所述差分时钟是来自另一个芯片的转发时钟。 在一个实施例中，所述偏移补偿电路被放置在所述放大器和电触点之间用于从所述芯片接收所述时钟。 在一个实施例中，所述偏移补偿电路是活动滤波器电路的一部分。 在一个实施例中，所述活动滤波器电路实现连续时间线性均衡器电路。 在一个实施例中，所述VOC被用以接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值。 [0021 ] 在一个实施例中，所述占空比阈值是50 %。 在一个实施例中，该芯片包括:开关，其用于接收要用作所述差分时钟的失效备援时钟。 【附图说明】 在所附的附图中通过举例而非限制性的方式示出了本专利技术的实施例，在附图中，相同的附图标记指代相似的元件。 图1是示出传统的转发时钟链路的一个方向的示意图。 图2是示出在诸如图1中的时钟接收机中使用的传统时钟放大器电路的示意图。 图3是示出差分时钟信号以说明信号中的偏移的效果的图。 图4示出了根据一些实施例，具有数字偏移补偿特征的时钟放大器电路的实施例。 图5示出了根据一些实施例，具有偏移补偿的连续时间线性均衡器电路的图。 图6是示出根据一些实施例，根据4个不同范围上的数字控制值的时钟信号占空比的开环响应的图。 图7是示出根据一些实施例，可以用于在时钟失效备援模式中生成时时钟的数据通道(信道)接收机的图。 【具体实施方式】 在一些实施例中，提供了用于在时钟接收机中控制占空比的技术。例如，在一个实施例中，为转发差分时钟的时钟接收机提供用于在差分路径中控制(例如，最小化)偏移的数字偏移补偿环路以便控制差分时钟信号的占空比。 图4示出根据一些实施例，具有数字偏移校正方式的新的时钟放大器电路的实施例。该时钟放大器电路包括DOC (数字偏移补偿)电路412，用以从AC耦合电容器(CC)接收差分时钟信号。DOC 412具有数字化可调整的偏移补偿特征，以调整差分信号路径中的DC偏移。从此处，将差分时钟提供给差分放大器204，差分放大器204实际上可以包括一个或多个不同的放大器级，其中包括时钟放大器，用以将时钟转换为可接受的(例如，CMOS水平)信号。在这个实施例中，放大器204向复用器414的输入端提供时钟(主时钟信号)。该复用器(如下面将要进一步解决的)可以二者择一地通过失效备援Clk或本地Tx Clk信号，它们可以在主时钟不可用时使用。复用器输出端处的时钟信号被提供给下游时钟分发电路，如通常所知的，例如，包括一个或多个DLL(延迟锁定环路)电路。 通过(由R1、R2和Cl构成的)低通滤波器将输出时钟(Clko/Clko#)反馈给可变偏移比较器(V0C)416。关闭反馈路径环路，过采样的控制电路410耦合在VOC 416和CTLE412之间。控制电路410与VOC 416协作控制CTLE 412的偏移补偿特征，以调整主时钟信号的偏移，以便在输出端处获得期望的时钟占空比。 DOC 412提供(例如，具有高灵敏度的)放大器前端，以及数字化地校正(或调整)主时钟路径中的偏移，并且因此，调整输入时钟信号的占空比的能力。在一些实施例中，还可本文档来自技高网...

【技术保护点】
一种芯片，包括： 偏移补偿电路，其用以调整差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制； 差分放大器，其用于从所述偏移补偿电路接收所调节的差分时钟；以及 复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。

【技术特征摘要】
2011.12.30 US PCT/US2011/0681501.一种芯片，包括: 偏移补偿电路，其用以调整差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制； 差分放大器，其用于从所述偏移补偿电路接收所调节的差分时钟；以及 复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。2.如权利要求1所述的芯片，其中，所述差分时钟是来自另一个芯片的转发时钟。3.如权利要求1所述的芯片，其中，所述偏移补偿电路被放置在所述放大器和电触点之间，用于从所述芯片接收所述时钟。4.如权利要求1所述的芯片，其中，所述偏移补偿电路是活动滤波器电路的一部分。5.如权利要求4所述的芯片，其中，所述活动滤波器电路实现连续时间线性均衡器电路。6.如权利要求1所述的芯片，包括: 可变偏移比较器，其用于接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值；以及 控制电路，其耦合在所述可变偏移比较器和所述偏移补偿电路之间用以控制输出时钟占空比。7.如权利要求6所述的芯片，其中，所述占空比阈值是50%。8.如权利要求1所述的芯片，包括: 开关，其用于接收要用作所述差分...

【专利技术属性】
技术研发人员：E·罗伊特曼，M·纳加拉简，P·R·温帕达，
申请(专利权)人：英特尔公司，
类型：新型
国别省市：美国;US