横向扩散的金属氧化物半导体（LDMOS）制造技术

横向扩散的金属氧化物半导体(LDMOS)包括：半导体衬底，在衬底的顶表面中具有STI结构；在STI结构下方的漂移区域以及在STI结构的相对侧上的源极区域和漏极区域。栅极导体在STI结构与源极区域之间的间隙之上的衬底上并且部分地叠置漂移区域。保形电介质层在顶表面上并且在栅极导体上方形成台面。保形电介质层具有嵌入在其中的保形刻蚀停止层。接触突起延伸通过电介质层和刻蚀停止层，并且连接到源极区域、漏极区域和栅极导体。源极电极连接源极接触突起，栅极电极连接栅极接触突起，漏极电极连接漏极接触突起。漂移电极在漂移区域之上。

【技术实现步骤摘要】
横向扩散的金属氧化物半导体（LDMOS)
本公开涉及半导体结构，并且更具体地涉及横向扩散的金属氧化物半导体 (LDM0S)和形成LDM0S结构的方法。
技术介绍
通常在高电压应用中使用横向扩散的金属氧化物半导体（LDM0S)器件。LDM0S场 效应晶体管（LDM0SFET)是如下的场效应晶体管，其具有在栅极区域和漏极区域之间的漂 移区域，以便避免在漏极结处（即在体与漏极区域之间的pn结处）的高电场。LDM0SFET典 型地运用于涉及范围从约5V到约50V的电压的高电压功率应用中，该电压跨漏极区域和源 极区域施加。基本上高电压的一部分会在LDM0SFET中的漂移区域内消耗，从而跨栅极电介 质产生的电场不会引起栅极电介质的击穿。
技术实现思路
根据本文的器件和方法，在接触电介质层的诸如化学机械抛光（CMP)之类的平坦 化之前，在接触电介质层中嵌入诸如SiN之类的刻蚀停止电介质层，使得平坦化在刻蚀停 止层的表面上方发生。在金属布线层的形成期间，刻蚀停止在嵌入的刻蚀停止层上，导致骤 然减少的高度变化。 根据本文的一个示例性器件（其它变型从下面的描述中显而易见），半导体衬底 具有顶表面和特征的配置。特征的部分在半导体衬底的顶表面上方具有高度。第一保形电 介质层提供在半导体衬底的顶表面上以及顶表面上方的特征的部分上。保形刻蚀停止层沉 积在第一保形电介质层上。第二保形电介质层沉积在保形刻蚀停止层上。第二保形电介质 层相对于所述顶表面具有在保形刻蚀停止层上方的平坦化表面。在第二保形电介质层中并 且在保形刻蚀停止层上形成电极。电极的厚度由电极下方的特征的高度决定。 根据本文的另一示例性器件（其它变型从下面的描述中显而易见），横向扩散的 金属氧化物半导体（LDM0S)包括半导体衬底。半导体衬底包括在衬底的顶表面中的浅沟槽 隔离（STI)结构、相对于顶表面在STI结构下方的漂移区域以及在STI结构的相对侧上的 源极区域和漏极区域。源极区域与STI结构隔开间隙。栅极导体相对于顶表面在STI结构 与源极区域之间的间隙之上的衬底上。栅极导体部分地叠置漂移区域。保形电介质层在衬 底的顶表面上并且在栅极导体上。电介质层对栅极导体保形并且相对于顶表面在栅极导体 上方形成台面（mesa)。保形电介质层具有嵌入在其中的保形刻蚀停止层。保形电介质层相 对于所述顶表面在保形刻蚀停止层上方具有平坦化表面。金属化接触突起延伸通过电介质 层和刻蚀停止层。金属化接触突起包括连接到源极区域的源极接触突起、连接到栅极导体 的栅极接触突起以及连接到漏极区域的漏极接触突起。电极导体包括接触源极接触突起的 源极电极、接触栅极接触突起的栅极电极、接触漏极接触突起的漏极电极和相对于顶表面 在漂移区域之上的漂移电极。 根据本文的一个示例性方法（其它变型从下面的描述中显而易见），提供半导体 材料的衬底。衬底具有顶表面。在衬底上形成特征。特征在衬底的顶表面上方具有高度。 第一保形电介质层沉积在衬底的顶表面上以及特征上。第一电介质层对顶表面和特征的形 状保形。保形刻蚀停止层沉积在第一保形电介质层上。第二保形电介质层沉积在保形刻蚀 停止层上。在第二保形电介质层上执行材料去除工艺。材料去除工艺相对于顶表面在刻蚀 停止层上方停止。在第二保形电介质层中以及刻蚀停止层上形成电极。电极的厚度由电极 下方的衬底上的特征的高度决定。 【附图说明】 从下面参照附图的详细描述中将更好地理解本文的器件和方法，附图并不一定按 照比例绘制并且其中： 图1是根据本文的器件和方法的用于制造横向扩散的金属氧化物半导体（LDMOS) 器件的半导体结构的截面图； 图2是根据本文的器件和方法的用于制造另一 LDM0S器件的半导体结构的截面 图； 图3是根据本文的器件和方法的用于制造另一 LDM0S器件的半导体结构的截面 图； 图3a是根据本文的器件和方法的在中间处理步骤期间图3的半导体结构的截面 图； 图4是根据本文的器件和方法的流程图； 图5是根据本文的器件和方法的用于制造另一 LDM0S器件的半导体结构的截面 图； 图6是根据本文的器件和方法的流程图；以及 图7是根据本文的器件和方法的硬件系统的示意图。 【具体实施方式】 现在参照附图，示出有形成在半导体衬底上的横向扩散的金属氧化物半导体 (LDM0S)器件的结构和方法的示例性图示。 为了本文的目的，半导体是可以包括注入杂质的材料或结构，基于电子和空穴 载流子浓度，该注入杂质允许材料有时是导体并且有时是绝缘体。如本文使用的那样，注 入工艺可以采用任意合适的形式（不管现在已知或未来开发的）并且可以包括例如离子 注入等。 图1图示了用于制造 LDM0S晶体管的多层器件111的截面图的示意图。 多层器件111包括硅衬底114,硅衬底114具有在硅衬底114的顶表面120中形成 的浅沟槽隔离（STI)结构117。STI结构117由绝缘体制成，其防止相邻半导体器件部件之 间的电流泄漏，并且可以通过现有技术中己知的构图和刻蚀来形成。 在本文中，当对任意材料构图时，可以以任意已知的方式生长或沉积待构图的材 料，并且可以在该材料之上形成构图层（诸如有机光致抗蚀剂或硬掩膜）。构图层（抗蚀 剂）可以暴露于曝光图案中提供的一些光福射图案，并且然后使用化学剂对抗蚀剂进行显 影。该工艺改变暴露于光的抗蚀剂部分的物理特性。然后可以冲洗掉抗蚀剂的一部分，而留 下抗蚀剂的其它部分保护待构图的材料。然后执行材料去除工艺（例如等离子体刻蚀等） 以去除待构图材料的未保护部分。随后去除抗蚀剂以留下根据曝光图案构图的下置材料。 硬掩膜可以由任意适合材料形成，不管现在已知或未来开发的，诸如金属或有机 或无机（Si 3N4、SiC、Si02C(金刚石））硬掩膜，其具有比结构剩余部分中使用的衬底和绝缘 体材料更大的硬度。 半导体漂移区域122形成在STI结构117下方的硅衬底114中。硅衬底114也包 括在STI结构117的相对侧上的导电源极区域125和导电漏极区域128。导电漏极区域128 的侧130可以毗邻STI结构117。导电源极区域125与STI结构117隔开间隙133。 在硅衬底114的顶表面120上形成栅极导体137。在STI结构117与导电源极区 域125之间的间隙133之上形成栅极导体137。如图1所示，在STI结构117上方形成栅极 导体137,并且栅极导体137部分地叠置半导体漂移区域122。附加地，导电源极区域125 可以横向地接触栅极导体137。 下部保形电介质层141沉积在硅衬底114的顶表面120上以及栅极导体137之 上。根据本文的器件和方法，下部保形电介质层141可以包括电介质或绝缘体，诸如低k电 介质，诸如SiCOH或SiOF、未掺杂Si0 2玻璃或包含磷的Si02基玻璃（PSG)或者包含硼和磷 的Si02基玻璃（硼硅玻璃，BPSG)。下部保形电介质层141对栅极导体137的形状保形，并 且在栅极导体137上方且与栅极导体137垂直对准地形成台面139。为了本文的目的，台 面是从平面突出并且具有在平面上方的高度处大致平行于平面的至少一个表面的结构。例 如，本文档来自技高网...

【技术保护点】
一种器件，包括：半导体衬底，具有顶表面和特征的配置，所述特征的部分在所述半导体衬底的所述顶表面上方具有高度；第一保形电介质层，在所述半导体衬底的所述顶表面上并且在所述顶表面上方的所述特征的所述部分上；保形刻蚀停止层，在所述第一保形电介质层上；第二保形电介质层，在所述保形刻蚀停止层上，所述第二保形电介质层相对于所述顶表面在所述保形刻蚀停止层上方具有平坦化表面；以及电极，在所述第二保形电介质层中并且在所述保形刻蚀停止层上，所述电极的厚度由所述电极下方的所述特征的所述高度决定。

【技术特征摘要】
2013.06.18 US 13/920,2361. 一种器件，包括： 半导体衬底，具有顶表面和特征的配置，所述特征的部分在所述半导体衬底的所述顶 表面上方具有高度； 第一保形电介质层，在所述半导体衬底的所述顶表面上并且在所述顶表面上方的所述 特征的所述部分上； 保形刻蚀停止层，在所述第一保形电介质层上； 第二保形电介质层，在所述保形刻蚀停止层上，所述第二保形电介质层相对于所述顶 表面在所述保形刻蚀停止层上方具有平坦化表面；以及 电极，在所述第二保形电介质层中并且在所述保形刻蚀停止层上，所述电极的厚度由 所述电极下方的所述特征的所述高度决定。2. 根据权利要求1所述的器件，所述第一保形电介质层对所述特征的所述部分保形， 所述特征的所述部分在所述顶表面上方具有高度并且包括相对于所述顶表面在所述特征 的所述部分上方的台面；以及 所述保形刻蚀停止层和所述第二保形电介质层具有所述台面。3. 根据权利要求1所述的器件，所述半导体衬底还包括： 源极区域； 漏极区域；以及 栅极导体，在所述半导体衬底的所述顶表面上方具有高度；以及 所述器件还包括： 金属化接触突起，延伸通过所述第一保形电介质层、所述保形刻蚀停止层和所述第二 保形电介质层，所述金属化接触突起包括： 源极接触突起，连接到所述源极区域， 漏极接触突起，连接到所述漏极区域，以及 栅极接触突起，连接到所述栅极导体。4. 根据权利要求3所述的器件，所述电极包括： 源极电极，在所述保形刻蚀停止层上并且接触所述源极接触突起； 栅极电极，在所述保形刻蚀停止层上并且接触所述栅极接触突起；以及 漏极电极，在所述保形刻蚀停止层上并且接触所述漏极接触突起。5. 根据权利要求1所述的器件，还包括在所述第二保形电介质层中的沟槽，所述电极 在所述沟槽中。6. 根据权利要求1所述的器件，还包括多个保形电介质层；以及 多个保形刻蚀停止层，嵌入在所述保形电介质层中的相继的保形电介质层之间。7. -种横向扩散金属氧化物半导体（LDMOS)，包括： 半导体衬底，包括： 浅沟槽隔离（STI)结构，在所述衬底的顶表面中； 漂移区域，相对于所述顶表面在所述STI结构下方的所述衬底中；以及 源极区域和漏极区域，在所述衬底中并且在所述STI结构的相对侧上，所述源极区域 与所述STI结构由间隙隔开； 栅极导体，相对于所述顶表面在所述STI结构和所述源极区域之间的所述间隙之上的 所述衬底之上，所述栅极导体与所述漂移区域部分地重叠， 保形电介质层，在所述衬底的所述顶表面上并且在所述栅极导体上； 保形刻蚀停止层，嵌入在所述保形电介质层内，所述保形电介质层相对于所述顶表面 在所述保形刻蚀停止层上方具有平坦化表面；以及 漂移电极，相对于所述顶表面在所述漂移区域之上的所述保形刻蚀停止层上，所述漂 移电极的横向边界在所述STI结构的横向边界内。8. 根据权利要求7所述的LDMOS，所述保形电介质层对所述栅极导体保形并且包括相 对于所述顶表面在所述栅极导体上方的台面；以及 所述保形刻蚀停止层具有所述台面。9. 根据权利要求7所述的LDMOS，还包括： 金属化接触突起，延伸通过所述保形电介质层和所述保形刻蚀停止层，所述金属化接 触突起包括： 源极接触突起，连接到所述源极区域， 栅极接触突起，连接到所述栅极导体，以及 漏极接触突起，连接到所述漏极区域；以及 电极导体，包括： 源极电极，在所述保形刻蚀停止层上并且接触所述源极接触突起， 栅极电极，在所述保形刻蚀停止层上并且接触所述栅极接触突起，以及 漏极电极，在所述保形刻蚀停止层上并且接触所述漏极接触突起。10. ...

【专利技术属性】
技术研发人员：S·夏尔马，石云，A·K·斯坦珀，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US