用于RF收发器系统的内置自测试及方法技术方案

本申请案涉及用于RF收发器系统的内置自测试及方法。一种集成电路收发器电路(2)包含耦合到第一放大器(3、20)与介接电路(4、8、9、44)之间的窄带接口(6、7A、7B、21)的第一谐振电路(3A)，所述第一谐振电路(3A)包含可编程第一电抗元件(C)及第二电抗元件(L)。振幅感测电路(42)感测同相信号I或正交相位信号Q的最大振幅。芯片上第一音调产生电路(38、38A、38B、38C)产生用于注入到所述同相信号及所述正交相位信号中的音调且响应于频率扫描电路(30)及所述振幅感测电路而操作以通过将电抗子元件(1、2、4、8…×Cv)选择性地耦合到所述第一电抗元件(C)中来调整所述第一电抗元件(C)以将所述第一谐振电路校准为所要谐振频率。

【技术实现步骤摘要】
用于RF收发器系统的内置自测试及方法
本专利技术一股来说涉及包含用于提供减小的功率消耗以及增加的动态范围及准确性两者的电路的RF(射频)收发器，且更特定来说涉及用于通过自动校正由集成电路工艺变化引起的谐振频率误差及由芯片温度变化引起的Q因数误差而减小功率消耗的芯片上自测试电路及方法。
技术介绍
图1图解说明包含通过阻抗匹配网络4耦合到天线5的典型低功率RF前端电路2的RF收发器1。调制解调器14借助于ΔΣADC(模/数转换器)24Q耦合到RF前端电路2的正交相位信号通道Q且借助于另一ΔΣADC24I耦合到RF前端电路2的同相信号通道I。功率管理电路22提供RF前端电路2中所需的准确DC电压及DC电流。RF前端收发器电路2包含使其输入通过导体6耦合到阻抗匹配网络4且使第一输出通过导体7A耦合到混频器8及9中的每一者的第一输入的LNA(低噪声放大器)3。LNA3的第二输出通过导体7B连接到混频器8及9中的每一者的第二输入。混频器8及9中的每一者的第三输入由2导体总线17I(因为通过其传导的同相信号I为差分信号)连接以接收由频率合成器16产生的同相“I”信号，混频器8及9中的每一者的第四输入由2导体总线17Q连接以接收由频率合成器16产生的正交相位“Q”信号。I通道与Q通道彼此相移90度。混频器8及9两者均从LNA3接收差分信号且在本机振荡器(LO)相位中的一者上操作。举例来说，混频器8可以I相位操作，而混频器9从Q相位操作。在收发器的直接上变频发射器部件中，通过信号产生网络使含在I及Q相位的有限带宽内的信息倍增且将所述信息归总以形成单边带。在收发器的接收器部件中，相对于信号产生网络将所接收信号下变频。由混频器8产生的差分输出作为输入提供到低通滤波器10I，低通滤波器10I的输出耦合到ΣΔADC(模/数转换器)24I的差分输入，且由混频器9产生的差分输出作为输入提供到低通滤波器10Q，低通滤波器10Q的输出耦合到ΣΔADC24Q的差分输入。调制解调器14的输出通过数字总线15连接到频率合成器16的输入。频率合成器16的模拟输出通过导体18连接到可调整增益前置功率放大器(PPA)或功率放大器(PA)驱动器20A的输入，可调整增益PPA或PA驱动器20A的输出连接到常规功率放大器(PA)的输入。功率放大器20B的输出通过导体21连接到阻抗匹配网络4。现代收发器通常提供上文所提及的“同相”RF信号I及相对于同相I信号90度异相的RF“正交相位”信号Q。在谐振下，由谐振振荡电路结构的高阻抗引起的相移为零，且由于正交相位I及Q信号的下变频，其中的一者提供最大输出振幅而另一者提供最小或空值振幅。RF收发器“前端”电路通常本质上为窄带且在很大程度上取决于集成谐振器电路(还称为“振荡电路”或“谐振器”)的性能。RF收发器系统需要包含谐振LC振荡电路或谐振器的窄带电路。尽管振荡电路的电感极大地取决于其中的电感器的几何结构，但振荡电路电容随现代集成电路硅技术的温度及工艺“角”(即，温度及工艺参数的最大及最小值)而极大地变化。(集成电路制造代工厂通常利用具有在3∑级内的最坏情形变化的工艺。)L/C振荡电路的谐振频率由fc＝1/sqrt(LC)给出，其中“sqrt(LC)”意指“LC的平方根”。在集成电路工艺变化的情况下，电感L的值保持大致恒定(因为其取决于电感器几何结构)，而电容C展现显著量的工艺相依变化。通常，为形成在RF频率下信号处理的最小失真，使用提供低电压系数的线性电容器，且这些线性电容器展现大的工艺变化。因此，中心频率误差更多地由电容变化引起。另一方面，电感L的电感器的质量因数Q由其电感阻抗与其电阻阻抗的比率界定且由Q＝(2×π×fc×L)/r给出，其中fc为谐振频率且r为电感器的串联电阻。串联电阻“r”为金属电阻器的电阻且随温度显著地变化。并联谐振振荡电路的阻抗给出为Z＝2×π×fc×L×Q。举例来说，在铜金属化的典型0.39％每度C温度系数的情况下，在125度的范围(典型工业操作范围为-40℃到85℃)内金属电阻的变化将为48.75％(125×0.0039)。因此，当校准了频率误差时，温度相依效应可导致信号振幅的多达50％的变化。因此，虽然振荡电路的电感器提供改进每单位电流消耗的动态范围的显著优点，但需要一些校准/补偿来优化其性能。在现有技术水平下，利用需要实质量的设备成本及测试时间的生产测试执行大多数芯片上谐振振荡电路频率定中心。随后描述的专利技术提供内置自校准来解决两个问题。LC阻抗匹配网络通常经配置以提供串联谐振，且经设计以提供天线与集成电路芯片之间的最优阻抗转换，且取决于LC阻抗匹配网络的电感及电容以及其相应未加载的质量因数Q的值。虽然低频率操作所需的大的电感器因其大的物理大小及其相对大量电阻而必须位于“芯片外”，但用于高频率应用的小的电感器通常包含于“芯片上”。减小集成电路收发器振荡电路的谐振频率的变化的现有尝试通常具有振荡电路的减小的质量因数Q。(质量因数Q为表示存储于振荡电路中的能量的量与其中所耗散的能量的量之间的比率的振荡电路参数。振荡电路的Q因数的减小使其电流消耗增加且因此使在RF频率下滤波降级。此外，这些问题在具有宽操作带宽的收发器中变得更严重。)增加振荡电路的Q因数产生更有效调谐且在几乎零DC电压降的情况下减小RF电路的电流消耗，此又产生收发器的改进的RF信号接收及发射能力。增加Q因数还改进收发器的动态范围，从而产生各种收发器组件的改进的信噪比且通常改进其中包含有收发器的系统的最大信号表示的能力及最小信号表示的能力。在RF频率下收发器中的信号滤波的降级可由芯片上振荡电路的Q因数的减小引起，所述减小由于芯片制造工艺的变化及芯片温度的变化而发生。举例来说，如果收发器的接收器部分经设计以在2.4GHz下操作，但集成电路制造工艺变化导致振荡电路的谐振频率实际上以2.6GHz为中心，那么以某种方式使振荡电路谐振频率从2.6GHz下移到所需2.4GHz可为必要的。应了解，小到5dB或6dB的接收器信号减小可为非常不合意的或甚至为灾难性的，对于其中几百微安的电流为非常重要的低功率设计来说尤其如此。不幸的是，尚未有实现需要来校正由集成电路制造工艺变化及芯片温度变化引起的谐振频率的错误值的上文所提及的振荡电路谐振频率移位的实际方式。收发器通常包含可表示为模拟乘法器的混频器。混频器可配置为频率下变频器或频率上变频器。配置为下变频器的混频器操作以在不损失任何信息的情况下将所接收高频率RF信号转换为低频率信号。此可允许将含于所接收RF信号中的信息下变频且在低得多的频率下对所述信息进行数字处理。类似地，配置为上变频器的混频器操作以在不损失任何信息的情况下将低频率信号转换为对应高频率信号(举例来说)以将在相对低信号频率下产生的信息上变频为高得多的频率，因此其可作为RF信号发射。因此，存在对避免由于常规集成电路谐振器或振荡电路的谐振频率的变化引起的功率消耗的增加及收发器的动态范围的减小的电路及方法的未满足的需要。还存在对避免由于常规集成电路谐振器或振荡电路的谐振频率的变化(由谐振器或振荡电路的质量因数Q的变化(由于集成电路工艺参数及/或芯片温度的变化引起)导致)引起的功率消耗的增加及收发器的动态范围的减小的电路及本文档来自技高网...

【技术保护点】
一种具有减小的功率消耗及高动态范围的集成电路芯片上收发器电路，其包括：(a)第一谐振电路，其耦合到第一放大器与介接电路之间的窄带接口，所述第一谐振电路包含共同确定所述第一谐振电路的谐振频率的可编程第一电抗元件及第二电抗元件；(b)其中所述收发器电路包含同相信号通道及正交相位信号通道以及用于感测同相信号及正交相位信号中的一者的最大振幅的振幅感测电路；及(c)芯片上第一音调产生电路，其产生用于注入到所述同相信号通道及所述正交相位信号通道中的音调且响应于频率扫描电路而操作且还响应于所述振幅感测电路而操作以通过将电抗子元件选择性地耦合成与所述可编程第一电抗元件的操作关系来调整所述可编程第一电抗元件以将所述第一谐振电路的所述谐振频率从非所要值校准到所要谐振频率。

【技术特征摘要】
2013.06.03 US 13/908,2031.一种具有减小的功率消耗及高动态范围的集成电路芯片上收发器电路，其包括：第一谐振电路，其耦合到第一放大器与介接电路之间的窄带接口，所述第一谐振电路包含共同确定所述第一谐振电路的谐振频率的可编程第一电抗元件及第二电抗元件；其中所述收发器电路包含同相信号通道及正交相位信号通道以及用于感测同相信号及正交相位信号中的一者的最大振幅的振幅感测电路；及芯片上第一音调产生电路，其产生用于注入到所述同相信号通道及所述正交相位信号通道中的音调且响应于频率扫描电路而操作且还响应于所述振幅感测电路而操作以通过将电抗子元件选择性地耦合成与所述可编程第一电抗元件的操作关系来调整所述可编程第一电抗元件以将所述第一谐振电路的所述谐振频率从非所要值校准到所要谐振频率；其中所述第二电抗元件包含电感器，且所述电抗子元件为经选择性地耦合以形成所述可编程第一电抗元件的电容器的阵列；其中所述阵列的所述电容器被二进制加权；其中所述电容器的阵列包含用于响应于控制电路及所述振幅感测电路而将所述阵列的电容器分别选择性地耦合于所述第一谐振电路的第一端子与第二端子之间的第一群组的开关；其中所述第一放大器为包含输入电路的低噪声放大器，所述输入电路包含可编程第一输入晶体管阵列，所述可编程第一输入晶体管阵列包含具有分别耦合到所述控制电路的控制电极的第一经并联连接经二进制加权晶体管群组，以用于调整所述可编程第一晶体管阵列的电导来改进耦合于所述可编程第一晶体管阵列的控制电极与RF信号源之间的第二谐振电路之间的匹配，且其中所述输入电路还包含可编程第二输入晶体管阵列，所述可编程第二输入晶体管阵列包含具有分别耦合到所述控制电路的控制电极的第二经并联连接经二进制加权晶体管群组，以用于调整所述可编程第二晶体管阵列的电导来匹配所述可编程第一输入晶体管阵列的所述电导。2.根据权利要求1所述的收发器电路，其中所述控制电路与所述振幅感测电路协作以搜索二进制输入晶体管选择代码，所述二进制输入晶体管选择代码致使选择所述第一群组的各种开关以便将第二谐振电路的谐振频率校准为等于所述所要谐振频率的。3.一种具有减小的功率消耗及高动态范围的集成电路芯片上收发器电路，其包括：第一谐振电路，其耦合到第一放大器与介接电路之间的窄带接口，所述第一谐振电路包含共同确定所述第一谐振电路的谐振频率的可编程第一电抗元件及第二电抗元件；其中所述收发器电路包含同相信号通道及正交相位信号通道以及用于感测同相信号及正交相位信号中的一者的最大振幅的振幅感测电路；及芯片上第一音调产生电路，其产生用于注入到所述同相信号通道及所述正交相位信号通道中的音调且响应于频率扫描电路而操作且还响应于所述振幅感测电路而操作以通过将电抗子元件选择性地耦合成与所述可编程第一电抗元件的操作关系来调整所述可编程第一电抗元件以将所述第一谐振电路的所述谐振频率从非所要值校准到所要谐振频率；其中所述第二电抗元件包含电感器，且所述电抗子元件为经选择性地耦合以形成所述可编程第一电抗元件的电容器的阵列；其中所述阵列的所述电容器被二进制加权；其中所述电容器的阵列包含用于响应于控制电路及所述振幅感测电路而将所述阵列的电容器分别选择性地耦合于所述第一谐振电路的第一端子与第二端子之间的第一开关群组；所述收发器电路包含用于产生所述同相信号及所述正交相位信号的混频器电路，所述第一音调产生电路包含双斩波电路，所述双斩波电路包含响应于第一斩波信号cos(ωLOt)而对校准电流进行斩波的第一斩波电路且还包含响应于第二斩波信号cos(ωBBt)而对所述第一斩波电路的输出进行斩波的第二斩波电路，其中所述第二斩波电路的输出被注入到低噪声放大器与所述混频器电路之间的接口中，其中ωLO为所述第一斩波信号cos(ωLOt)的角频率且ωBB为所述第二斩波信号cos(ωBBt)的角频率。4.根据权利要求3所述的收发器电路，其中所述双斩波电路包含耦合于第一参考电压与第一斩波器晶体管及第二斩波器晶体管的源极之间的电流源晶体管，所述双斩波电路还包含：第三斩波器晶体管，其具有耦合到所述第一斩波器晶体管的漏极的源极及耦合到所述第一谐振电路的所述第一端子的漏极；第四斩波器晶体管，其具有耦合到所述第一斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极；第五斩波器晶体管，其具有耦合到所述第二斩波器晶体管的漏极的源极及耦合到所述第一谐振电路的所述第一端子的漏极；及第六斩波器晶体管，其具有耦合到所述第二斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极，所述第一斩波信号cos(ωLOt)耦合到所述混频器电路的输入及所述第二斩波器晶体管的栅极，第三斩波信号-cos(ωLOt)耦合到所述混频器电路的另一输入及所述第二斩波器晶体管的栅极，所述第二斩波信号cos(ωBBt)耦合到所述第三斩波器晶体管及所述第六斩波器晶体管的栅极，且第四斩波信号-cos(ωBBt)耦合到所述第四斩波器晶体管及所述第五斩波器晶体管的栅极。5.一种具有减小的功率消耗及高动态范围的集成电路芯片上收发器电路，其包括：第一谐振电路，其耦合到第一放大器与介接电路之间的窄带接口，所述第一谐振电路包含共同确定所述第一谐振电路的谐振频率的可编程第一电抗元件及第二电抗元件；其中所述收发器电路包含同相信号通道及正交相位信号通道以及用于感测同相信号及正交相位信号中的一者的最大振幅的振幅感测电路；及芯片上第一音调产生电路，其产生用于注入到所述同相信号通道及所述正交相位信号通道中的音调且响应于频率扫描电路而操作且还响应于所述振幅感测电路而操作以通过将电抗子元件选择性地耦合成与所述可编程第一电抗元件的操作关系来调整所述可编程第一电抗元件以将所述第一谐振电路的所述谐振频率从非所要值校准到所要谐振频率；其中所述第二电抗元件包含电感器，且所述电抗子元件为经选择性地耦合以形成所述可编程第一电抗元件的电容器的阵列；其中所述阵列的所述电容器被二进制加权；其中所述电容器的阵列包含用于响应于控制电路及所述振幅感测电路而将所述阵列的电容器分别选择性地耦合于所述第一谐振电路的第一端子与第二端子之间的第一开关群组；所述收发器电路包含用于产生所述同相信号及所述正交相位信号的混频器电路，所述第一音调产生电路包含第一双斩波电路，所述第一双斩波电路包含响应于第一斩波信号cos(ωLOt)而对第一校准电流进行斩波的第一斩波电路且还包含响应于第二斩波信号cos(ωBBt)而对所述第一斩波电路的输出进行斩波的第二斩波电路，其中所述第二斩波电路的输出被注入到低噪声放大器与所述混频器电路之间的接口中，所述第一音调产生电路还包含第二双斩波电路，所述第二双斩波电路包含响应于第一斩波信号cos(ωLOt)而对第二校准电流进行斩波的第一斩波电路且还包含响应于第二斩波信号cos(ωBBt)而对所述第一斩波电路的输出进行斩波的第二斩波电路，其中所述第二斩波电路的输出被注入到所述低噪声放大器与所述混频器电路之间的所述接口中，其中ωBB为基带角频率且ωLO为本机振荡器角频率。6.根据权利要求5所述的收发器电路，其中所述第一双斩波电路包含耦合于第一参考电压与第一斩波器晶体管及第二斩波器晶体管的源极之间的第一电流源晶体管，所述第一双斩波电路还包含：第三斩波器晶体管，其具有耦合到所述第一斩波器晶体管的漏极的源极及耦合到所述第一谐振电路的所述第一端子的漏极；第四斩波器晶体管，其具有耦合到所述第一斩波器晶体管的所述漏极的源极及耦合到所述第一谐振电路的所述第二端子的漏极；第五斩波器晶体管，其具有耦...

【专利技术属性】
技术研发人员：苏迪普托·查克拉博蒂，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US