针栅插入物制造技术

一种插入物，用以形成围绕接合到封装衬底的下芯片的框，并隔开上芯片或封装，用于下芯片的间隙。插入物具有排列在第一侧上的插针，其焊接到封装衬底，用于减小插入物z-高度；及焊盘，排列在上封装(芯片)所接合的第二侧上。在组装过程中，可以相对于预备焊料焊盘和回流的焊料按压插入物插针，以将插入物结合到封装衬底。随后将上封装(芯片)结合到插入物的相反侧，以集成第一和第二芯片。

【技术实现步骤摘要】
【国外来华专利技术】针栅插入物
本专利技术的实施例总体上涉及堆叠封装组件，更具体地，涉及用于多芯片封装组件的插入物。
技术介绍
在电路的单片式集成继续发展的同时，分离的集成电路(IC)芯片的集成提供了有优势的产品灵活性。依据典型地包括低成本和高组件密度的总体目标，许多技术用于将诸如存储器芯片的第一IC芯片与诸如逻辑或处理器芯片的第二IC芯片集成。一个技术是“堆叠管芯”封装，其中，将一个芯片堆叠在另一个上面，随后将两个管芯一起封装在衬底上。另一个技术是“堆叠封装”(PoP)，其中，将两个球栅阵列(BGA)封装一个摞一个地安装，其中利用分界面来在它们之间发送信号。尽管传统PoP提供了将封装芯片彼此在功能上去耦的优点，但PoP对下封装(PoPb)施加了z-高度限制。这个限制可以在图1中见到，图1示出了传统PoP组件100，其包括堆叠在下封装105上面的上封装101。如所示的，BGA互连115将下封装105限制为H1的最大z-高度。由于存在数量有限的标准化焊球尺寸，具有超过由最大可用BGA互连提供的H1的z-高度(H2)的封装芯片在传统PoP组件处理中不能用作下封装(芯片)，因为在上下封装(芯片)之间的干扰会妨本文档来自技高网...

【技术保护点】
一种集成电路(IC)封装组件，包括： 下封装，所述下封装包括第一芯片，所述第一芯片被安装到在下封装衬底的第一侧上的第一互连焊盘；以及 针栅插入物(PGI)，所述针栅插入物形成围绕所述第一芯片的框，并具有从第一侧凸出的插针，所述插针被焊接到布置在所述下封装衬底的第一侧上的第二互连焊盘。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)封装组件，包括：下封装，所述下封装包括第一芯片，所述第一芯片被安装到在下封装衬底的第一侧上的第一互连焊盘；以及针栅插入物(PGI)，所述针栅插入物形成围绕所述第一芯片的框，并具有从所述针栅插入物的第一侧凸出的插针，所述插针被焊接到布置在所述下封装衬底的第一侧上的第二互连焊盘，其中第一电介质层布置在所述第二互连焊盘周围，第二电介质层布置在所述针栅插入物的第一侧上，并且其中所述第二电介质层与至少一个所述插针的侧壁间隔开一间隙。2.根据权利要求1所述的集成电路封装组件，其中，在针栅插入物与所述下封装衬底之间的z-高度熔塌是所述插针的z-高度、布置在所述第二互连焊盘周围的第一电介质层的厚度、或者布置在所述插针周围的第二电介质层的厚度中的至少一者的函数。3.根据权利要求2所述的集成电路封装组件，其中，所述第一电介质层包括第一阻焊剂，并且所述第二电介质层包括第二阻焊剂。4.根据权利要求3所述的集成电路封装组件，其中，所述第一阻焊剂为每一个所述第二互连焊盘限定表面区域，所述表面区域大于为每一个所述插针而金属限定的上表面区域。5.根据权利要求2所述的集成电路封装组件，其中，所述针栅插入物将所述下封装衬底隔开小于所述第一芯片的z-高度的z-高度。6.根据权利要求1所述的集成电路封装组件，其中，所述第一芯片包括凸块，所述凸块从焊接到所述第一互连焊盘的所述第一芯片的上侧凸出，所述第二互连焊盘形成围绕所述第一互连焊盘的周界。7.根据权利要求1所述的集成电路封装组件，其中，所述针栅插入物进一步包括：布置在第二侧上的第三互连焊盘，所述第三互连焊盘具有由第三电介质层限定的区域，并且所述第三互连焊盘中的第三互连焊盘电耦合到所述插针中的插针。8.根据权利要求7所述的集成电路封装组件，进一步包括上封装，所述上封装包括被安装到所述第三互连焊盘的第二芯片。9.根据权利要求8所述的集成电路封装组件，其中，所述上封装通过BGA安装到所述第三互连焊盘。10.根据权利要求8所述的集成电路封装组件，其中，所述第一芯片是微处理器，并且其中，所述第二芯片是存储器芯片。11.一种针栅插入物(PGI)，包括：衬底，所述衬底具有切口，用以形成连续的框，所述连续的框的尺寸被设定为形成围绕第一芯片的侧面的周边间隔物；多个插针，所述多个插针从所述衬底的第一侧凸出；以及互连焊盘，所述互连焊盘布置在所述衬底的第二侧之上，所述互连焊盘中的互连焊盘穿过所述衬底电耦合到所述...

【专利技术属性】
技术研发人员：N·R·沃茨，T·吴，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US