开关电路制造技术

提供一种开关电路，无论向输入端子输入正电压还是负电压，都能够可靠地控制GND～VDD的电压向内部电路传递或切断。在构成开关电路的NMOS晶体管之外，追加PMOS晶体管，利用输入端子的电压控制PMOS晶体管的栅极，由此，能够可靠地控制GND～VDD的电压的传递或切断。

【技术实现步骤摘要】
【国外来华专利技术】开关电路
本专利技术涉及在被输入正电压或负电压的端子处设置的开关电路。
技术介绍
图4是现有的开关电路的电路。开关电路根据开关控制端子EN的信号来控制输入到输入端子IN的正电压或负电压向内部电路15传递或切断。考虑使从输入端子IN输入的正电压VIN+传递到作为内部电路15的输入端子的节点B的情况。将开关控制端子EN的信号设为有效状态的VDD电压，使NMOS晶体管11以及12导通。因此，从输入端子IN输入的正电压VIN+被传递到作为内部电路15的输入端的节点B。此时，NMOS晶体管13截止，所以不会对节点B的电压带来影响。接下来，考虑不使从输入端子IN输入的正电压VIN+传递到作为内部电路15的输入端的节点B的情况。将开关控制端子EN的信号设为无效状态的GND电压。NMOS晶体管11由于漏极为电压VIN+、栅极为GND电压而截止。NMOS晶体管13导通，使节点A为GND电压。NMOS晶体管12因漏极和栅极为GND电压而截止。因此，从输入端子IN输入的正的电压VIN+不传递到作为内部电路15的输入的节点B。接下来，考虑不使从输入端子IN输入的负电压VIN-传递到作为内部电路15的输入的节点B的情况。将开关控制端子EN的信号设为无效状态的GND电压。但是，NMOS晶体管11因漏极从输入端子IN被施加了比GND电压低的负电压VIN-而处于弱反转区域的导通状态。在此，由于NMOS晶体管13导通，因此，节点A不是所输入的负电压VIN-，而是GND电压。NMOS晶体管12因漏极和栅极电压为GND电压而截止。因此，从输入端子IN输入的负电压VIN-不传递到作为内部电路15的输入的节点B。这样，在现有的开关电路中，即使从输入端子IN输入了负电压，也能够防止负电压传递至内部电路15的输入，能够防止内部电路的误动作。现有技术文献专利文献专利文献1：日本特开2010-206779号公报
技术实现思路
专利技术要解决的问题但是，在现有的开关电路中，在将开关控制端子EN的信号的有效状态设为VDD电压时，从输入端子IN输入的正电压VIN+不能向节点B传递电压(VDD-VGS-VOV)以上的电压。此处，VDD是电源电压，VGS是NMOS晶体管11和12的阈值电压(VGS＞0V)，VOV是使NMOS晶体管11、12可靠地导通而所需的过驱动电压(overdrivevoltage)(VOV＞0V)。此外，在希望使电压(VDD-VGS-VOV)以上的电压例如电源电压VDD传递到节点B的情况下，开关控制端子EN的有效状态的信号需要为电压(VDD+VGS+VOV)以上的电压。因此，需要升压电路和电平转换电路，电路规模增大而使得产品成本增加。用于解决问题的手段本专利技术的开关电路是为了解决上述问题而完成的，其具有：第一NMOS晶体管，其漏极与半导体装置的输入端子连接，源极与第一节点连接，栅极与控制端子连接；第二NMOS晶体管，其漏极与第一节点连接，源极与第二节点连接，栅极与控制端子连接；第一PMOS晶体管，其源极与半导体装置的输入端子连接，漏极与第一节点连接，栅极经由反相器与控制端子连接；第二PMOS晶体管，其源极与第一节点连接，漏极与第二节点连接，栅极经由反相器与控制端子连接；以及第三NMOS晶体管，其源极与接地电压连接，漏极与第一节点连接，栅极经由反相器与控制端子连接，第二节点与内部电路连接。专利技术效果根据本专利技术的开关电路，即使从输入端子IN输入了负电压，也能够防止传递到内部电路15的输入，而且，能够将VDD电压以内的正电压传递到内部电路15的输入。附图说明图1是示出第一实施方式的开关电路的电路图。图2是示出第二实施方式的开关电路的电路图。图3是示出第二实施方式的电平转换电路的一例的电路图。图4是示出现有的开关电路的电路图。具体实施方式以下，参照附图，对本专利技术的开关电路的实施方式进行说明。开关电路根据开关控制端子EN的信号，控制输入到输入端子IN的正电压或负电压向内部电路15传递或切断。＜第一实施方式＞图1是示出第一实施方式的开关电路的电路图。第一实施方式的开关电路具有NMOS晶体管11、12、13、PMOS晶体管16、17以及反相器14。NMOS晶体管11的漏极与输入端子IN连接，栅极与开关控制端子EN连接，源极与NMOS晶体管12的漏极连接，背栅与GND连接。NMOS晶体管12的栅极与开关控制端子EN连接，源极与内部电路15的输入端子(节点B)连接，背栅与GND连接。PMOS晶体管16的源极与输入端子IN连接，栅极与反相器14的输出端子连接，漏极与PMOS晶体管17的源极连接，背栅与VDD连接。PMOS晶体管17的栅极与反相器14的输出连接，漏极与节点B连接，背栅与VDD连接。反相器14的输入端子与开关控制EN连接。NMOS晶体管13的栅极与反相器14的输出端子连接，源极与GND连接，漏极与NMOS晶体管11的源极、NMOS晶体管12的漏极、PMOS晶体管16的漏极、PMOS晶体管17的源极连接，背栅与GND连接。NMOS晶体管11、12以及PMOS晶体管16、17的导通/截止由开关控制端子EN的信号控制。反相器电路14将输入的VDD/GND电压的信号反转后进行输出。NMOS晶体管13被控制为在NMOS晶体管11、12以及PMOS晶体管16、17截止时导通。接下来，对第一实施方式的开关电路的动作进行说明。(1)不使从输入端子IN输入的正电压VIN+传递到节点B的情况开关控制端子EN被输入无效状态的GND电压的信号。NMOS晶体管11因漏极为电压VIN+且栅极为GND电压而截止。PMOS晶体管16因源极为电压VIN+且栅极为VDD电压而截止。NMOS晶体管13因栅极为VDD电压而导通，使节点A为GND电压。NMOS晶体管12因漏极和栅极为GND电压而截止。PMOS晶体管17因源极为GND电压且栅极为VDD电压而截止。因此，从输入端子IN输入的正电压VIN+不传递到节点B。(2)不使从输入端子IN输入的负电压VIN-传递到节点B的情况开关控制端子EN被输入无效状态的GND电压的信号。NMOS晶体管11因漏极为负电压VIN-且栅极为GND电压而成为弱反转区域的导通状态。但是，NMOS晶体管13因栅极为VDD电压而导通，使节点A为GND电压。NMOS晶体管12因漏极为GND电压且栅极电压也为GND电压而截止。PMOS晶体管16和17因栅极为VDD电压而截止。因此，从输入端子IN输入的负电压VIN-不传递到节点B。(3)使从输入端子IN输入的正电压(VDD电压)传递到节点B的情况开关控制端子EN被输入有效状态的VDD电压的信号。NMOS晶体管11的漏极和栅极为VDD电压，因而向源极(节点A)传递电压(VDD-VGS-VOV)。此处，VDD是电源电压，VGS是NMOS晶体管11和12的阈值电压(VGS＞0V)，VOV是使NMOS晶体管11和12可靠地导通而所需的过驱动电压(VOV＞0V)。另一方面，PMOS晶体管16因源极为VDD电压且栅极为GND电压而导通，从而向漏极传递VDD电压。此处，PMOS晶体管16完全导通(fullon)，所以，在节点A的电压中，PMOS晶体管16的漏极的电压占主导地位。因此，节点A的电压为VDD电压。NMOS晶体管12与PM本文档来自技高网...

【技术保护点】
一种开关电路，其设置在被输入正电压或负电压的半导体装置的输入端子处，将所述正电压或负电压传递给内部电路，其特征在于，该开关电路具有：第一NMOS晶体管，其漏极与所述半导体装置的输入端子连接，源极与第一节点连接，栅极与控制端子连接；第二NMOS晶体管，其漏极与所述第一节点连接，源极与第二节点连接，栅极与所述控制端子连接；第一PMOS晶体管，其源极与所述半导体装置的输入端子连接，漏极与所述第一节点连接，栅极经由反相器与所述控制端子连接；第二PMOS晶体管，其源极与所述第一节点连接，漏极与所述第二节点连接，栅极经由所述反相器与所述控制端子连接；以及第三NMOS晶体管，其源极与接地电压连接，漏极与所述第一节点连接，栅极经由所述反相器与所述控制端子连接，所述第二节点与所述内部电路连接。

【技术特征摘要】
【国外来华专利技术】2012.02.29 JP 2012-0441561.一种开关电路，其设置在被输入正电压或负电压的半导体装置的输入端子处，将所述正电压或负电压传递给内部电路，其特征在于，该开关电路具有：第一NMOS晶体管，其漏极与所述半导体装置的输入端子连接，源极与第一节点连接，栅极与控制端子连接；第二NMOS晶体管，其漏极与所述第一节点连接，源极与第二节点连接，栅极与所述控制端子连接；第一PMOS晶体管，其源极以...

【专利技术属性】
技术研发人员：佐藤丰，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP