TFT阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术提供一种TFT阵列基板，第一起始晶体管的漏极电连接于第一起始信号线，源极电连接于第1级第一重复单元的第一移位寄存器的第一输入端，栅极电连接于第一控制线；第二起始晶体管的漏极电连接于第一起始信号线，源极电连接于第1级第二重复单元的第二移位寄存器的第二输入端，栅极电连接于第二控制线；一帧包括第一时间段和第二时间段，2D显示时，第一时间段和第二时间段中，第一控制线均控制第一起始晶体管导通，第二控制线均控制第二起始晶体管导通；3D显示时，第一时间段，第一控制线控制第一起始晶体管导通，第二控制线控制第二起始晶体管断开；第二时间段，第一控制线控制第一起始晶体管断开，第二控制线控制第二起始晶体管导通。

【技术实现步骤摘要】
TFT阵列基板、显示面板及显示装置
本专利技术涉及显示
，尤其涉及一种TFT阵列基板、显示面板及显示装置。
技术介绍
显示装置越来越流行。实际使用中，存在显示装置的2D显示效果与3D显示效果的互相转换不方便的问题。
技术实现思路
本专利技术实施例提供了一种TFT阵列基板、显示面板和显示装置。在第一方面，本专利技术实施例提供了一种TFT阵列基板，包括多条栅极线、第一栅极驱动电路、第二栅极驱动电路和第一起始信号线，所述第一栅极驱动电路包括：m级第一重复单元，每级所述第一重复单元包括第一移位寄存器，所述第一移位寄存器包括第一输入端和连接于相应栅极线的第一输出端；所述第二栅极驱动电路包括：n级第二重复单元，每级所述第二重复单元包括第二移位寄存器，所述第二移位寄存器包括第二输入端和连接于相应栅极线的第二输出端；所述TFT阵列基板还包括第一起始晶体管、第二起始晶体管，其中，所述第一起始晶体管的漏极电连接于所述第一起始信号线，源极电连接于所述第1级第一重复单元的第一移位寄存器的第一输入端，栅极电连接于第一控制线；第2-第m级第一重复单元中，第i级第一重复单元中的所述第一移位寄存器的第一输入端电连本文档来自技高网...

【技术保护点】
一种TFT阵列基板，包括多条栅极线、第一栅极驱动电路、第二栅极驱动电路和第一起始信号线， 所述第一栅极驱动电路包括：m级第一重复单元，每级所述第一重复单元包括第一移位寄存器，所述第一移位寄存器包括第一输入端和连接于相应栅极线的第一输出端； 所述第二栅极驱动电路包括：n级第二重复单元，每级所述第二重复单元包括第二移位寄存器，所述第二移位寄存器包括第二输入端和连接于相应栅极线的第二输出端； 所述TFT阵列基板还包括第一起始晶体管、第二起始晶体管，其中， 所述第一起始晶体管的漏极电连接于所述第一起始信号线，源极电连接于所述第1级第一重复单元的第一移位寄存器的第一输入端，栅极电连接于第一控制线；第2级...

【技术特征摘要】
1.一种TFT阵列基板，包括多条栅极线、第一栅极驱动电路、第二栅极驱动电路和第一起始信号线，所述第一栅极驱动电路包括：m级第一重复单元，每级所述第一重复单元包括第一移位寄存器，所述第一移位寄存器包括第一输入端和连接于相应栅极线的第一输出端；所述第二栅极驱动电路包括：n级第二重复单元，每级所述第二重复单元包括第二移位寄存器，所述第二移位寄存器包括第二输入端和连接于相应栅极线的第二输出端；所述TFT阵列基板还包括第一起始晶体管、第二起始晶体管，其中，所述第一起始晶体管的漏极电连接于所述第一起始信号线，源极电连接于第1级第一重复单元的第一移位寄存器的第一输入端，栅极电连接于第一控制线；第2级至第m级第一重复单元中，第i级第一重复单元中的所述第一移位寄存器的第一输入端电连接于所述第i-1级第一重复单元中的所述第一移位寄存器的第一输出端；所述第二起始晶体管的漏极电连接于所述第一起始信号线，源极电连接于第1级第二重复单元的第二移位寄存器的第二输入端，栅极电连接于第二控制线；第2级至第n级第二重复单元中，第i级第二重复单元中的所述第二移位寄存器的第二输入端电连接于所述第i-1级第二重复单元中的所述第二移位寄存器的第二输出端，其中，m，n，i均为正整数，且所述i为：大于等于2且小于等于m和n。2.如权利要求1所述的TFT阵列基板，其特征在于，一帧包括第一时间段和第二时间段，其中，2D显示时，第一时间段和第二时间段中，所述第一控制线均控制所述第一起始晶体管导通，所述第二控制线均控制所述第二起始晶体管导通；3D显示时，第一时间段，所述第一控制线控制所述第一起始晶体管导通，所述第二控制线控制所述第二起始晶体管断开；第二时间段，所述第一控制线控制所述第一起始晶体管断开，所述第二控制线控制所述第二起始晶体管导通。3.如权利要求2所述的TFT阵列基板，其特征在于，每级所述第一重复单元还包括第三移位寄存器，所述第三移位寄存器包括第三输入端和连接于相应栅极线的第三输出端；每级所述第二重复单元还包括第四移位寄存器，所述第四移位寄存器包括第四输入端和连接于相应栅极线的第四输出端；所述TFT阵列基板还包括第三起始晶体管、第四起始晶体管，其中，所述第三起始晶体管的漏极电连接于所述第二起始信号线，源极电连接于所述第1级第一重复单元的第三移位寄存器的第三输入端，栅极电连接于第一控制线；第2-第m级第一重复单元中，第i级第一重复单元中的所述第一移位寄存器的第一输入端电连接于所述第i-1级第一重复单元中的所述第一移位寄存器的第一输出端；第i级第一重复单元中的所述第三移位寄存器的第三输入端电连接于所述第i-1级第一重复单元中的所述第三移位寄存器的第三输出端；所述第四起始晶体管的漏极电连接于所述第二起始信号线，源极电连接于所述第1级第二重复单元的第四移位寄存器的第四输入端，栅极电连接于第二控制线；第2-第n级第二重复单元中，第i级第二重复单元中的所述第二移位寄存器的第二输入端电连接于所述第i-1级第二重复单元中的所述第二移位寄存器的第二输出端；第i级第二重复单元中的所述第四移位寄存器的第四输入端电连接于所述第i-1级第二重复单元中的所述第四移位寄存器的第四输出端，其中，2D显示时，第一时间段和第二时间段中，所述第一控制线均控制所述第三起始晶体管导通，所述第二控制线均控制所述第四起始晶体管导通；3D显示时，第一时间段，所述第一控制线控制所述第三起始晶体管导通，所述第二控制线控制所述第四起始晶体管断开；第二时间段，所述第一控制线控制所述第三起始晶体管断开，所述第二控制线控制所述第四起始晶体管导通。4.如权利要求3所述的TFT阵列基板，其特征在于，每级所述第一重复单元还包括第五移位寄存器和第七移位寄存器，所述第五移位寄存器包括第五输入端和连接于相应栅极线的第五输出端，所述第七移位寄存器包括第七输入端和连接于相应栅极线的第七输出端；每级所述第二重复单元还包括第六移位寄存器和第八移位寄存器，所述第六移位寄存器包括第六输入端和连接于相应栅极线的第六输出端，所述第八移位寄存器包括第八输入端和连接于相应栅极线的第八输出端；所述TFT阵列基板还包括第五起始晶体管、第六起始晶体管、第七起始晶体管、第八起始晶体管，其中，所述第五起始晶体管的漏极电连接于所述第三起始信号线，源极电连接于所述第1级第一重复单元的第五移位寄存器的第五输入端，栅极电连接于第一控制线；所述第六起始晶体管的漏极电连接于所述第三起始信号线，源极电连接于所述第1级第二重复单元的第六移位寄存器的第四输入端，栅极电连接于第二控制线；所述第七起始晶体管的漏极电连接于所述第四起始信号线，源极电连接于所述第1级第一重复单元的第七移位寄存器的第七输入端，栅极电连接于第一控制线；第2-第m级第一重复单元中，第i级第一重复单元中的所述第一移位寄存器的第一输入端电连接于所述第i-1级第一重复单元中的所述第一移位寄存器的第一输出端；第i级第一重复单元中的所述第三移位寄存器的第三输入端电连接于所述第i-1级第一重复单元中的所述第三移位寄存器的第三输出端；第i级第一重复单元中的所述第五移位寄存器的第五输入端电连接于所述第i-1级第一重复单元中的所述第五移位寄存器的第五输出端；第i级第一重复单元中的所述第七移位寄存器的第七输入端电连接于所述第i-1级第一重复单元中的所述第七移位寄存器的第七输出端；所述第八起始晶体管的漏极电连接于所述第四起始信号线，源极电连接于所述第1级第二重复单元的第八移位寄存器的第八输入端，栅极电连接于第二控制线；第2-第n级第二重复单元中，第i级第二重复单元中的所述第二移位寄存器的第二输入端电连接于所述第i-1级第二重复单元中的所述第二移位寄存器的第二输出端；第i级第二重复单元中的所述第四移位寄存器的第四输入端电连接于所述第i-1级第二重复单元中的所述第四移位寄存器的第四输出端；第i级第二重复单元中的所述第六移位寄存器的第六输入端电连接于所述第i-1级第二重复单元中的所述第六移位寄存器的第六输出端；第i级第二重复单元中的所述第八移位寄存器的第八输入端电连接于所述第i-1级第二重复单元中的所述第八移位寄存器的第八输出端；其中，2D显示时，第一时间段和第二时间段中，所述第一控制线控制所述第五起始晶体管和第七起始晶体管导通，所述第二控制线控制所述第六起始晶体管和第八起始晶体管导通；3D显示时，第一时间段，所述第一控制线控制所述第五起始晶体管和第七起始晶体管导通，所述第二控制线控制所述第六起始晶体管和第八起始晶体管断开；第二时间段，所述第一控制线控制所述第五起始晶体管和第七起始晶体管断开，所述第二控制线控制所述第六起始晶体管和第八起始晶体管导通。5.如权利要求2所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括：第一时钟信号线、第一时钟晶体管和第二时钟晶体管、第二时钟信号线、第三时钟晶体管和第四时钟晶体管，所述第一移位寄存器还包括第一时钟信号端和第三时钟信号端，所述第二移位寄存器还包括第二时钟信号端和第四时钟信号端，其中，在每级第一重复单元中，所述第一时钟晶体管的漏极电连接于所述第一时钟信号线，栅极电连接于第一控制线，源极电连接于所述第一时钟信号端；所述第三时钟晶体管的漏极电连接于所述第二时钟信号线，栅极电连接于第一控制线，源极电连接于所述第三时钟信号端；在每级第二重复单元中，所述第二时钟晶体管的漏极电连接于所述第一时钟信号线，栅极电连接于第二控制线，源极电连接于所述第二时钟信号端，所述第四时钟晶体管的漏极电连接于所述第二时钟信号线，栅极电连接于第二控制线，源极电连接于所述第四时钟信号端；其中，2D显示时，第一时间段和第二时间段中，所述第一控制线控制所述第一时钟晶体管和第三时钟晶体管导通，所述第二控制线控制所述第二时钟晶体管和第四时钟晶体管导通；3D显示时，第一时间段，所述第一控制线控制所述第一时钟晶体管和第三时钟晶体管导通，所述第二控制线控制所述第二时钟晶体管和第四时钟晶体管断开；第二时间段，所述第一控制线控制所述第一时钟晶体管和第三时钟晶体管断开，所述第二控制线控制所述第二时钟晶体管和第四时钟晶体管导通。6.如权利要求3所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括：第一时钟信号线、第一时钟晶体管和第二时钟晶体管、第二时钟信号线、第三时钟晶体管和第四时钟晶体管，第三时钟信号线、第五时钟晶体管和第六时钟晶体管、第四时钟信号线、第七时钟晶体管和第八时钟晶体管，所述第一移位寄存器还包括第一时钟信号端和第三时钟信号端、第五时钟信号端和第七时钟信号端，所述第二移位寄存器还包括第二时钟信号端和第四时钟信号端、第六时钟信号端和第八时钟信号端，其中，在每级第一重复单元中，所述第一时钟晶体管的漏极电连接于所述第一时钟信号线，栅极电连接于第一控制线，源极电连接于所述第一时钟信号端；所述第三时钟晶体管的漏极电连接于所述第二时钟信号线，栅极电连接于第一控制线，源极电连接于所述第三时钟信号端，所述第五时钟晶体管的漏极电连接于所述第三时钟信号线，栅极电连接于第一控制线，源极电连接于所述第五时钟信号端；所述第七时钟晶体管的漏极电连接于所述第四时钟信号线，栅极电连接于第一控制线，源极电连接于所述第七时钟信号端；在每级第二重复单元中，所述第二时钟晶体管的漏极电连接于所述第一时钟信号线，栅极电连接于第二控制线，源极电连接于所述第二时钟信号端，所述第四时钟晶体管的漏极电连接于所述第二时钟信号线，栅极电连接于第二控制线，源极电连接于所述第四时钟信号端，所述第六时钟晶体管的漏极电连接于所述第三时钟信号线，栅极电连接于第二控制线，源极电连接于所述第六时钟信号端，所述第八时钟晶体管的漏极电连接于所述第四时钟信号线，栅极电连接于第二控制线，源极电连接于所述第八时钟信号端；其中，2D显示时，第一时间段和第二时间段中，所述第一控制线控制所述第一时钟晶体管和第三时钟晶体管、第五时钟晶体管和第七时钟晶体管导通，所述第二控制线控制所述第二时钟晶体管和第四时钟晶体管、第六时钟晶体管和第八时钟晶体管导通；3D显示时，第一时间段，所述第一控制线控制所述第一时钟晶体管和第三时钟晶体管、第五时钟晶体管和第七时钟晶体管导通，所述第二控制线控制所述第二时钟晶体管和第四时钟晶体管、第六时钟晶体管和第八时钟晶体管断开；第二时间段，所述第一控制线控制所述第一时钟晶体管和第三时钟晶体管、第五时钟晶体管和第七时钟晶体管断开，所述第二控制线控制所述第二时钟晶体管和第四时钟晶体管、第六时钟晶体管和第八时钟晶体管导通。7.如权利要求4所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括：第一时钟信号线、第一时钟晶体管和第二时钟晶体管、第二时钟信号线、第三时钟晶体管和第四时钟晶体管，第三时钟信号线、第五时钟晶体管和第六时钟晶体管、第四时钟信号线、第七时钟晶体管和第八时钟晶体管，第五时钟信号线、第九时钟晶体管和第十时钟晶体管、第六时钟信号线、第十一时钟晶体管和第十二时钟晶体管，第七时钟信号线、第十三时钟晶体管和第十四时钟晶体管、第八时钟信号线、第十五时钟晶体管和第十六时钟晶体管，所述第一移位寄存器还包括第一时钟信号端和第三时钟信号端、第五时钟信号端和第七时钟信号端、第九时钟信号端和第十一时钟信号端、第十三时钟信号端和第十五时钟信号端，所述第二移位寄存器还包括第十时钟信号端和第十二时钟信号端、第十四时钟信号端和第十六时钟信号端，其中，在每级第一重复单元中，所述第一时钟晶体管的漏极电连接于所述第一时钟信号线，栅极电连接于第一控制线，源极电连接于所述第一时钟信号端；所述第三时钟晶体管的漏极电连接于所述第二时钟信号线，栅极电连接于第一控制线，源极电连接于所述第三时钟信号端，所述第五时钟晶体管的漏极电连接于所述第三时钟信号线，栅极电连接于第一控制线，源极电连接于所述第五时钟信号端；所述第七时钟晶体管的漏极电连接于所述第四时钟信号线，栅极电连接于第一控制线，源极电连接于所述第七时钟信号端；所述第九时钟晶体管的漏极电连接于所述第五时钟信号线，栅极电连接于第一控制线，源极电连接于所述第九时钟信号端；所述第十一时钟晶体管的漏极电连接于所述第六时钟信号线，栅极电连接于第一控制线，源极电连接于所述第十一时钟信号端，所述第十三时钟晶体管的漏极电连接于所述第六时钟信号线，栅极电连接于第一控制线，源极电连接于所述第十三时钟信号端；所述第十五时钟晶体管的漏极电连接于所述第八时钟信号线，栅极电连接于第一控制线，源极电连接于所述第十五时钟信号端；在每级第二重复单元中，所述第二时钟晶体管的漏极电连接于所述第一时钟信号线，栅极电连接于第二控制线，源极电连接于所述第二时钟信号端，所述第四时钟晶体管的漏极电连接于所述第二时钟信号线，栅极电连接于第二控制线，源极电连接于所述第四时钟信号端，所述第六时钟晶体管的漏极电连接于所述第三时钟信号线，栅极电连接于第二控制线，源极电连接于所述第六时钟信号端，所述第八时钟晶体管的漏极电连接于所述第四时钟信号线，栅极电连接于第二控制线，源极电连接于所述第八时钟信号端；所述第十时钟晶体管的漏极电连接于所述第五时钟信号线，栅极电连接于第二控制线，源极电连接于所述第十时钟信号端，所述第十二时钟晶体管的漏极电连接于所述第六时钟信号线，栅极电连接于第二控制线，源极电连接于所述第十二时钟信号端，所述第十四时钟晶体管的漏极电连接于所述第七时钟信号线，栅极电连接于第二控制线，源极电连接于所述第十四时钟信号端，所述第十六时钟晶体管的漏极电连接于所述第八时钟信号线，栅极电连接于第二控制线，源极电连接于所述第十六时钟信号端，其中，2D显示时，第一时间段和第二时间段中，所...

【专利技术属性】
技术研发人员：温琳，李磊，万芬，
申请(专利权)人：上海天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31