实施方式提供一种实现了高耐压和低损失性这两者的半导体装置。实施方式涉及的半导体装置具备：第1导电型的第1半导体层；第2半导体层，具有设置于所述第1半导体层之上的立方晶体结构；电极，设置于所述第2半导体层之上；以及反应部，设置于所述第2半导体层与所述电极之间。所述第2半导体层具有相对于（100）晶面倾斜的上表面。所述反应部含有构成所述第2半导体层的至少1种元素和构成所述电极的至少1种元素，具有向所述第2半导体层侧延伸的突起。
【技术实现步骤摘要】
半导体装置 关联申请 本申请要求以日本专利申请第2013-61114号（申请日：2013年3月22日）为基础 申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及半导体装置。
技术介绍
作为功率器件所使用的半导体装置，具有高耐压特性并且具有低损失以及高速特 性是所期望的。例如，在FRD (First Recovery Diode :快恢复二极管)中，正向电压Vf低、 低损失是所追求的。然而，在FRD中，在耐压与正向电压之间存在折中（tradeoff)选择，同 时实现高耐压和低损失性是比较困难的。
技术实现思路
专利技术所要解决的问题 实施方式提供一种实现了高耐压和低损失性这两者的半导体装置。 用于解决问题的手段 实施方式涉及的半导体装置具备：第1导电型的第1半导体层；第2半导体层，具 有设置于所述第1半导体层之上的立方晶体结构；电极，设置于所述第2半导体层之上；以 及反应部，设置于所述第2半导体层与所述电极之间。所述第2半导体层具有相对于（100) 晶面倾斜的上表面。所述反应部含有构成所述第2半导体层的至少1种元素和构成所述电 极的至少1种元素，具有向所述第2半导体层侧延伸的突起。 【附图说明】 图1是表示实施方式涉及的半导体装置的示意剖面图。 图2是表示实施方式涉及的半导体装置的制造过程的示意剖面图。 图3是继续图2的制造过程的示意剖面图。 图4是表示实施方式涉及的半导体装置的反应部的形状的SEM图像（Scanning Electron Microscope image :扫描电子显微镜图像）以及不意图。 图5表示实施方式涉及的另一半导体装置的反应部的形状的示意图。 图6是表示实施方式涉及的半导体装置的反应部的特性的曲线图。 图7是表示实施方式涉及的半导体装置的反应部的特性的另一曲线图。 【具体实施方式】 以下，关于实施方式参照附图进行说明。需要说明的是，对附图中的同一部分标记 为同一编号，其详细说明适当省略，关于不同部分进行说明。需要说明的是，在以下的实施 方式中，第1导电型是η型，第2导电型是p型。另外，实施方式对此并不进行限定，也可以 是第1导电型为P型，第2导电型为η型。 图1 (a)以及图1 (b)是表示实施方式涉及的半导体装置1的示意剖视图。图1 (b)是放大表示图1 (b)所示的圆A所包围的部分。半导体装置1是例如将硅（Si)作为材 料的FRD。 半导体装置1具备η型的第1半导体层（以下，半导体层10)、p型的第2半导体层 (以下，半导体层20)、以及电极（以下，阳极电极30)。 半导体层10是例如硅层。半导体层10也可以是设置于硅基板之上的外延层，也 可以是硅基板其本身。 半导体层20具有立方晶体结构，设置于半导体层10之上。进一步，半导体层20 具有相对于（1〇〇)晶面倾斜的上表面20a。即，如图1中所示，在上表面20a的面方位D s与 [100]晶向之间具有倾斜角Θ。 半导体层20例如，通过在半导体层10的上表面10a上选择性的掺杂p型杂质而 形成。而且，半导体层10也具有相对于（100)晶面倾斜的上表面l〇a。 阳极电极30设置于半导体层20的上表面20a之上，例如包含铝（A1)。而且，如 图1 (b)所示，在半导体层20与电极30之间，存在反应部40。反应部40含有构成半导体 层20的至少1个元素和构成电极30的至少1个元素，具有向半导体层20侧延伸的突起。 反应部40与电极30的界面可以采用平坦的面的情况、对电极30凸状的情况、对电极30凹 状的情况等各式各样的形状。进一步，也有在反应部40与电极30之间，元素组成逐渐地变 化，不形成明显的界面的情况。 阳极电极30是例如A1膜，半导体层20是硅层。而且，在阳极电极30与半导体 层20之间，存在反应部40。而且，反应部40具有至少包含A1和Si的突起，即所谓A1尖 峰（AL-spike)。由此，能够减少阳极电极30与半导体层20之间的接触电阻，降低正向电压 Vf〇 进一步，半导体装置1具备设置于半导体层10之上的护环（guard ring) 23。护 环23设置为与半导体层20分隔开并包围其周围。而且，在半导体层10以及护环23之上 设置例如氧化硅膜13。进一步，在氧化硅膜13与护环23之上，形成场板31。护环23与场 板31电连接。场板31并不限定该形状，例如，也可以以在氧化硅膜13之上覆盖护环的方 式形成，不与护环电连接。 另一方面，在半导体层10的下表面10b侧设置例如比半导体层10高浓度地掺杂 了 η型杂质的n+层25。进一步，隔着与n+层25接触的阻挡金属层33设置阴极电极35。 接着，参照图2 (a)?图3 (c)，对半导体装置1的制造方法进行说明。图2 (a)? 图3 (c)是表示半导体装置1的制造过程的示意剖面图。 如图2 (a)所示，向半导体层10的上表面10a选择性地离子注入作为p型杂质的 硼（B)。在半导体层10的上表面10a设置例如使用了光致抗蚀剂的注入掩模15。 半导体层10是例如η型硅基板，将从（100)晶面向[110]晶向倾斜的上表面10a 作为主面。倾斜角Θ (参照图1)是例如20度。需要说明的是，这里说的[110]晶向包括 [0_11]晶向、[01_1]晶向、[0 _1_1]晶向等的等效方向。另外，（100)晶面也可以是其他的 等效面，例如，（010)晶面、（001)晶面。 注入掩模15具有开口 15a以及15b。开口 15a与形成半导体层20的部分对应，开 口 15b与形成护环23的部分对应。硼的离子注入量是例如5X 1012cm_2。 接着，如图2 (b)所示，对半导体层10进行热处理，形成p型半导体层20以及护 环23。通过对半导体层10实施热处理，对离子注入了的硼进行激活，使其扩散到半导体层 10之中。半导体层20的厚度是例如4 μ m。换言之，半导体层20形成至从其上表面20a开 始4μπι的深度。 接着，如图3 (a)所示，在半导体层10、半导体层20以及护环23之上形成氧化硅 膜13,形成与半导体层20连通的开口 13a和与护环23连通的开口 13b。 随后，如图3 (b)所示，形成经由开口 13a与半导体层20接触的阳极电极30,以及 经由开口 13b与护环23接触的场板31。场板31在各自的护环23之上独立地形成，也在氧 化硅膜13上延伸。阳极电极30以及场板31，例如在氧化硅膜13以及半导体层20之上形 成包含A1的金属膜，通过构图（patterning)形成该膜。 在金属膜中，使用Al、AlSi、AlCu或者AlSiCu等。例如，在AlSi的情况下，也可以 使Si中含有几个ppm至1%左右的A1。通过对A1中微量添加 Si，形成A1尖峰的烧结温度 有上升的倾向，而使用具有从（100)晶面倾斜的上表面20a的半导体层20的效果与不包含 Si的A1的情况等同。 进一步，对形成了阳极电极30的半导体层10实施烧结处理。烧结处理是例如以 420°C、30分钟的条件进行。由此，半导体层20本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具备：第1导电型的第1半导体层；第2导电型的第2半导体层，具有设置于所述第1半导体层之上的立方晶体结构，具有相对于（100）晶面倾斜的上表面；电极，设置于所述上表面之上；以及反应部，设置于所述第2半导体层与所述电极之间，含有构成所述第2半导体层的至少1种元素和构成所述电极的至少1种元素，具有向所述第2半导体层侧延伸的突起。
【技术特征摘要】
2013.03.22 JP 2013-0611141. 一种半导体装置，其特征在于，具备： 第1导电型的第1半导体层； 第2导电型的第2半导体层，具有设置于所述第1半导体层之上的立方晶体结构，具有 相对于（100)晶面倾斜的上表面； 电极，设置于所述上表面之上；以及 反应部，设置于所述第2半导体层与所述电极之间，含有构成所述第2半导体层的至少 1种元素和构成所述电极的至少1种元素，具有向所述第2半导体层侧...
【专利技术属性】
技术研发人员：西川幸江，高桥宣博，柴田浩延，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。