用于触发和跟踪初级可调节结构内的片上系统结构事务的方法和装置制造方法及图纸

本发明专利技术公开一种用于触发和跟踪初级可调节结构内的片上系统结构事务的方法和装置，所述装置包括结构跟踪钩子，用于使能在点对点集成的片上系统结构中操作的代理的调试操作。嵌入在所述IOSF内的所述结构跟踪钩子包括可编程触发和捕获逻辑、时间戳能力以及用于不允许专有事务的跟踪的安全特征。所述结构跟踪钩子可以在有损或无损模式下操作。

【技术实现步骤摘要】
用于触发和跟踪初级可调节结构内的片上系统结构事务的方法和装置
本专利技术涉及片上系统设备上的调试能力，并且尤其涉及在该系统的结构内执行点对点事务的调试操作。
技术介绍
片上系统(SoC)是将诸如传统上与基于处理器的系统相关联的不同部件组合到单个芯片中，或者在一些应用中，组合到小数量的互连芯片内的集成电路。SoC可以包括高级处理器、各种同类和/或异类处理器代理以及例如以路由器、控制器、桥设备、存储器等等为例的联网设备的附加部件。 SoC的一种实现可以包括由半导体制造商发布的集成的片上系统结构(1SF)规范，以便提供用于将各种类型的知识产权(IP)块附接在SoC内的标准化裸片上互连协议。IP块可以包括诸如有序或乱序核心、固定功能单元、图形处理器和控制器的通用处理器。 通过对诸如1SF的互连协议进行标准化，因而实现用于在不同类型的芯片中广泛使用IP代理的框架。标准化的互连协议使半导体制造商能够在各种客户段上有效地设计不同类型的芯片。进而，标准化的协议规范使第三方能够设计诸如IP代理的逻辑，以便被结合到这样的芯片中。通过提供对于互连协议的许多方面的多个选项，有效地提供设计重用。 初始可调节结构(PSF)是基于1SF标准的高级可配置的SoC骨干IP。PSF用于创建1SF兼容的层级，提供IP块在SoC或I/O子系统内的互连。单个SoC可以具有一个或多个PSF，至少其中的一个经过系统代理(SA)耦接到中央处理单元(CPU)。 在PSF1.0下，所有事务经过SA到CPU。因而在SA处执行调试操作，并且SoC的所有代理是调试的潜在目标。 相比而言，PSF2.0支持代理之间的点对点事务，其基本上将SA从事务路径移除。这使调试器到达SoC上的所有实体的能力复杂。(10SF规范以及PSF1.0和PSF2.0由California, Santa Clara 的 Intel 公司开发)。 因而，需要用于支持点对点事务的集成的片上系统结构的调试方案。 【附图说明】 通过参照结合附图的下面详细描述，本文档的前述方面和许多附加优点将变得更加容易理解，其中在整个附图中，类似的附图标记指代类似的部分，除非以其它方式指明。 图1是根据一些实施例的基本互连架构的简化框图； 图2是根据一些实施例的互连架构的更加详细的图； 图3是根据一些实施例的片上系统配置的方框图； 图4是根据一些实施例的这次包括用于连接到其它芯片的裸片下接口的片上系统配置的方框图； 图5是根据一些实施例的边带接口系统的图； 图6是说明根据一些实施例的边带接口信号传送的方框图； 图7是根据一些实施例的片上系统配置的详细方框图； 图8是根据一些实施例具有平台控制器集线器的片上系统的详细方框图； 图9是根据一些实施例包括用于执行调试操作的结构跟踪钩子的片上系统的方框图； 图10是根据一些实施例的图9的结构跟踪钩子的更加详细的方框图； 图11是根据一些实施例位于PSF FTH、调试代理和连接到图9的SoC的调试器之间的接口的简化方框图； 图12是表示根据一些实施例当CPU写入到代理时图9的PSF FTH的操作的流程图； 图13是说明根据一些实施例PSF FTH如何寻址动态标签用于捕获图9的SoC中的代理之间的操作的简化方框图； 图14是表示根据一些实施例的图9的PSF FTH如何寻址动态标签的流程图； 图15是表示根据一些实施例由图9的PSF FTH执行的操作的捕获的流程图； 图16是根据一些实施例的图9的PSF FTH的匹配/掩码寄存器的一个布置的方框图；以及 图17是根据一些实施例的图9的PSF FTH的配置寄存器的一个布置的方框图。 【具体实施方式】 根据本文描述的实施例，公开一种使能在点对点集成的片上系统结构(1SF)中操作的代理的调试操作的结构跟踪钩子。嵌入到1SF内的结构跟踪钩子包括可编程的触发和捕获逻辑、时间戳能力以及不允许专有事务的跟踪的安全功能。结构跟踪钩子可以在有损或无损模式下操作。 在下面的详细描述中，参照通过说明的方式示出其中可以实践本文描述的主题的具体实施例的附图。然而，可以理解，在阅读这一公开时，其它实施例对于本领域的普通技术人员来说将变得显而易见。因此，并不在限制的意义上构筑下面的详细描述，因为通过权利要求定义该主题的范围。 在详细描述结构跟踪钩子之前，对结构跟踪钩子在其中进行操作的环境的一些背景讨论是合适的。 图1是根据一些实施例的基本互连架构60的简化方框图。互连架构60可以是片上系统(SoC)或者其它半导体设备的一部分，并且包括用作各种部件之间的互连的结构50。知识产权(IP)代理30和40是独立的IP块，以便提供诸如计算、制图等等的各种功能。因而，在一些实施例中，这些IP代理是具有与1SF规范兼容的接口的IP块或逻辑设备。 结构50接口到桥20。桥20可以作为到其它系统部件的接口，无论该部件是位于相同的芯片上还是作为耦接到互连架构60的其它芯片的一部分。 互连架构60的每一个部件，即，结构50、IP代理30和40、以及桥20，可以包括一个或多个接口以便处理各种信号的通信。1SF规范定义了用于在这些接口上进行通信的信号、用于在代理之间进行信息交换的协议、用于初始化和管理信息交换的仲裁和流控制机制、所支持的地址解码和翻译能力、用于带内和带外通信的消息传送、功率管理、测试以及验证和调试支持。在一些实施例中，根据1SF规范来定义这些接口。 1SF规范包括能够针对每一个代理提供的三个独立的接口，即，初级接口、边带消息接口和用于测试的可测试或设计(DFx)接口。根据1SF规范，代理可以支持这些接口的任意组合。具体地说，代理能够支持零个或多个初级接口，零个或多个边带消息接口以及可选的DFx接口。然而，根据1SF规范，代理必须支持这些三个接口中的至少一个。 结构50可以是在不同代理之间移动数据的硬件元件。在一些实施例中，结构50的拓扑结构是产品特定的。作为示例，结构可以被实现为总线、层级总线或者级联集线器。 图2是根据一些实施例的互连架构100的更加详细的方框图。结构110包括初级接口 120、边带接口 130和DFx接口 140。初级接口 120可以用于例如在诸如中央处理单元(CPU)或其它处理器的主处理器和代理之间的带内通信。初级接口 120可以进一步使能代理和所支持的结构之间的对等事务的通信。包括存储器、输入输出(I/O)、配置和带内消息传送的所有事务类型可以经由初级接口 120进行传递。初级接口 120可以操作为用于在对等之间传输的数据和/或与上游部件的通信的高性能接口。 在一些实施例中，初级接口 120实现分离事务协议以便实现最大化并发性。S卩，该协议规定了请求阶段、授权阶段以及命令和数据阶段。在各种实施例中，初级接口 120支持三种基本的请求类型:提交的(posted)，非提交的以及完成。一般来说，提交的事务是当由源发送时被该源认为是完成的事务，并且该源不接收完成消息或关于该事务的其它确认消息。提交的事务的一个这样的示例是写入事务。 相反，非提交的事务不由源认为被完成，直到该源接收到返回的消息，S卩，完成消息。非提交的事务的一个示例是读取事本文档来自技高网...

【技术保护点】
一种装置，包括：主处理单元；耦接到第一代理、第二代理和调试代理的结构，所述调试代理耦接到外部调试器，其中，所述第一代理在不访问所述主处理单元的情况下向所述第二代理提供事务；以及设置在所述结构内的结构跟踪钩子，所述结构跟踪钩子对检测到在不访问所述主处理单元的情况下从所述第一代理提供到所述第二代理的事务做出响应而设置触发，其中所述触发由所述调试代理接收；并且对未设置所述触发做出响应而捕获从所述第一代理流到所述第二代理的一个或多个后续事务，其中，所述后续事务被发送到所述调试代理。

【技术特征摘要】
2013.03.13 US 13/800,1851.一种装置，包括: 主处理单元； 耦接到第一代理、第二代理和调试代理的结构，所述调试代理耦接到外部调试器，其中，所述第一代理在不访问所述主处理单元的情况下向所述第二代理提供事务；以及 设置在所述结构内的结构跟踪钩子，所述结构跟踪钩子对检测到在不访问所述主处理单元的情况下从所述第一代理提供到所述第二代理的事务做出响应而设置触发，其中所述触发由所述调试代理接收；并且 对未设置所述触发做出响应而捕获从所述第一代理流到所述第二代理的一个或多个后续事务，其中，所述后续事务被发送到所述调试代理。2.根据权利要求1所述的装置，进一步包括: 通过从在所述外部调试器内执行的软件程序对掩码/匹配寄存器进行编程，所述掩码/匹配寄存器由位于所述调试器和所述结构跟踪钩子之间的边带接口访问； 其中，所述掩码/匹配寄存器确定要被监控的事务。3.根据权利要求2所述的装置，进一步包括: 用于接收一个或多个所捕获的后续事务的队列。4.根据权利要求2或3所述的装置，进一步包括: 由所述软件程序在运行时间操作期间经由所述边带接口可编程的运行时间配置寄存器，当被初始化时，所述运行时间配置寄存器将所述结构跟踪钩子编程到下列模式中的一个中: 1)触发-仅信号匹配； 2)裸片上逻辑分析器触发完成跟踪触发-仅信号匹配； 3)捕获，命令加数据的双字的可配置数量；以及 4)无数据捕获-仅命令。5.根据权利要求4所述的装置，进一步包括: 由所述软件程序在编译时间操作期间经由所述边带接口可编程的编译时间配置寄存器，当被编程时，所述编译时间配置寄存器用于: 控制所述结构跟踪钩子是否存在于实例化的初级可调节结构中；其中，所述编译时间配置寄存器在运行时间操作期间不可用。6.根据权利要求2、3或者4所述的装置，所述结构跟踪钩子进一步包括: 裸片上逻辑分析器触发，用于捕获从所述第一代理流到所述第二代理的事务，其中，位于所述第一代理和所述第二代理之间的事务使用动态寻址，所述裸片上逻辑分析器用于:监控从所述第一代理流到所述第二代理的所述事务，其中，所述事务与标签相耦接； 从所述第二代理到所述第一代理跟踪包括所述标签的完成事务；并且 当所述完成事务结束时，生成触发，其中，所述调试代理经过所述结构接收所述触发。7.根据权利要求2、3或4所述的装置，进一步包括: 时间戳计数器块，用于生成要与所捕获的事务相耦接的时间戳，其中，所述时间戳被同步到中央时间戳源。8.根据权利要求7所述的装置，所述结构跟踪钩子进一步包括接口，用于: 接收所捕获的后续事务，所捕获的后续事务进一步包括保持的事务和丢弃的事务。9.根据权利要求8所述的装置，所述接口进一步用于: 使所捕获的后续事务与所述时间戳相耦接以便产生结果； 对所述结果进行打包以便产生跟踪分组有效载荷；并且 经过所述结构向所述调试代理传输所述跟踪分组有效载荷。10.根据权利要求8所述的装置，所述接口进一步用于: 使所述保持的事务与所述时间戳相耦接以便产生结果； 对所述结果进行打包以便产生跟踪分组有效载荷；并且 经过所述结构向所述调试代理传输所述跟踪分组有效载荷。11.根据权利要求10所述的装置，进一步包括: 用于对所述丢弃的事务进行计数并且生成计数结果的计数器； 其中，所述计数结果连同所述结果一起被打包，并且被作为所述跟踪分组有效载荷的一部分传输到所述调试代理。12.根据权利要求3所述的装置，进一步包括: 对所述队列由于所述结构跟踪钩子处于无损模式中而被填充高于预定义的高阈值做出响应而对于中央仲裁单元使停止信号生效； 其中，在任何新的事务被传输到所述结构之前，所述队列耗尽到不低于预定义的低阈值的状态。13.根据权利要求4所述的装置，其中，所述触发被耦接到DFx结构的输出引脚。14.根据权利要求4所述的装置，其中，所监控的事务是命令操作。15.根据权利要求4所述的装置，其...

【专利技术属性】
技术研发人员：K·尹，R·德格鲁伊杰，C·齐夫，M·克林莱史密斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US