ＮＭＯＳ场效应晶体管辅助触发的互补型ＳＣＲ结构制造技术

本发明专利技术公开了一种ＮＭＯＳ场效应晶体管辅助触发的互补型ＳＣＲ结构。该结构由两个双极型晶体管构成第一可控硅，用于正电源线与需保护的芯片引脚之间的ＥＳＤ防护；由另外两个双极型晶体管构成第二可控硅，用于需保护的芯片引脚与负电源线之间的ＥＳＤ防护；利用第一可控硅和第二可控硅中的各一个双极型晶体管构成第三可控硅，用于正电源线与负电源线之间的ＥＳＤ防护。采用ＮＭＯＳ场效应晶体管降低各个可控硅的触发电压，特别适用于深亚微米工艺集成电路的片上ＥＳＤ防护。

【技术实现步骤摘要】

本专利技术属于集成电路领域，尤其涉及一种互补型SCR结构用于改善集成电路ESD 防护的可靠性。
技术介绍
自然界的静电放电(ESD)现象是引起集成电路产品失效的最主要的可靠性问题。 有关研究调查表明，集成电路失效产品的30%都是由于遭受静电放电现象所引起的。因此， 改善集成电路静电放电防护的可靠性对提高产品的成品率乃至带动整个国民经济具有不 可忽视的作用。 静电放电现象根据电荷来源的不同，通常分为三种放电模式HBM(人体放电模 式)，匪(机器放电模式)，C匿(组件充电放电模式)。而最常见也是工业界产品必须通过 的两种静电放电模式是HBM和匪。当发生静电放电时，电荷通常从芯片的一只引脚流入而 从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的 电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏， 同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路功能的 失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防 护。而ESD防护单元的设计主要考虑两个要点一是ESD防护单元能够泄放较大本文档来自技高网...

【技术保护点】
一种ＮＭＯＳ场效应晶体管辅助触发的互补型ＳＣＲ结构，包括：第一可控硅（ＳＣＲ１），由第一双极型晶体管（３０）和第二双极型晶体管（３１）构成，其中第一双极型晶体管（３０）的发射极接正电源线（ＶＤＤ），第二双极型晶体管（３１）的发射极接需保护的芯片引脚（ＩＮ）；第二可控硅（ＳＣＲ２），由第三双极型晶体管（３２）和第四双极型晶体管（３３）构成，其中第三双极型晶体管（３２）的发射极接所述的需保护的芯片引脚（ＩＮ），第四双极型晶体管（３３）的发射极接负电源线（ＶＳＳ）；其特征在于，设有ＮＭＯＳ场效应晶体管（３８），ＮＭＯＳ场效应晶体管（３８）的漏极接入第一双极型晶体管（３０）及第三双极型晶体管（３２）的...

【技术特征摘要】

【专利技术属性】
技术研发人员：李明亮，董树荣，韩雁，宋波，苗萌，马飞，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]