半导体器件及其电子设备制造技术

本发明专利技术提供了半导体器件及其电子设备，该半导体器件包括：存储元件，包括第一端子、第二端子和第三端子，其中基于第一端子和第二端子之间的应力电流，第二端子和第三端子之间的电阻状态从高电阻状态变为低电阻状态；以及熔丝，连接至第一端子，并被配置为基于应力电流从导通状态变成非导通状态。

【技术实现步骤摘要】
半导体器件及其电子设备相关申请的交叉引用本申请要求于2013年3月15日提交的日本在先专利申请JP2013-052705的优先权，其全部内容通过引用结合于此。
本专利技术涉及包括反熔丝的半导体器件，以及包括这种半导体器件的电子设备。
技术介绍
即使在电源关掉之后也能够存储信息的非易失存储器经常集成在电子设备中。这种非易失存储器的例子包括只允许数据写入一次的OTP (—次性可编程)存储器。例如，用于调整电路的特性等的整理信息可存储在这种存储器中。从而，在电子设备中，能够在电源打开之后，直接基于存储在该存储器中的整理信息对电路的特性等进行调整，以实现所期望的特性。 反熔丝通常作为存储元件用在这样的存储器中。配置该反熔丝从而通过应用应力电流降低其电阻值。例如，在日本未审查的专利申请公开(PCT申请的已公开的日文翻译)N0.JP2006-510203和日本未审查的专利申请公开N0.2012-174863中，公开了每个使用这种反熔丝的存储器。
技术实现思路
通常，期望形成面积小以及进一步微型化的存储器。 期望提供一种能够实现微型化的半导体器件和电子设备。 根据本公开的一个实施方式，提供了一种半导体器件，包括:存储元件，包括第一端子，第二端子和第三端子，其中基于在第一端子和第二端子之间流动的应力电流，第二端子和第三端子之间的电阻状态从高电阻状态变为低电阻状态；以及熔丝，连接到第一端子，并被配置为基于应力电流，从导通状态变为非导通状态。 根据本公开的一个实施方式，提供了另一种半导体器件，包括:多个存储单元；配置为控制该多个存储单元的控制电路。每个存储单元包括:存储元件，包括第一端子，第二端子和第三端子，其中，基于在第一端子和第二端子之间流动的应力电流，第二端子和第三端子之间的电阻状态从高电阻状态变为低电阻状态；熔丝，连接到第一端子，并被配置为基于应力电流，从导通状态变为非导通状态；以及选择晶体管，连接到第三端子。 根据本公开的一个实施方式，提供了一种电子设备，包括:存储元件，包括第一端子，第二端子和第三端子，其中基于在第一端子和第二端子之间流动的应力电流，第二端子和第三端子之间的电阻状态从高电阻状态变为低电阻状态；熔丝，连接到第一端子，并被配置成基于应力电流，从导通状态变成非导通状态；以及控制电路，被配置为控制该存储元件和该熔丝。 在根据本公开的上述实施方式的半导体器件和电子设备中，基于在该存储元件的第一端子和第二端子之间流动的应力电流，该存储元件的第二端子和第三端子之间的电阻状态从高电阻状态变化到低电阻状态为的是存储信息。那时，基于该应力电流，熔丝从导通状态变成非导通状态。 根据本公开的上述实施方式的半导体器件和电子设备，只要熔丝连接到存储元件第一端子，就有可能实现微型化。 可以理解的是，前面的一般性描述和下面的详细描述都是实例，意于提供所声称的该技术的进一步的解释。 【附图说明】 附图提供对本公开的进一步理解，被引入并构成本说明书的一部分。附图用以说明实施方式，并结合该说明书，对本技术的原理进行解释。 图1是示出根据本公开实施方式的半导体器件的一个结构实例的框图。 图2是示出图1中所示的存储单元阵列的一个结构实例的电路图。 图3是示出图2中所示的存储单元的一个结构实例的电路图。 图4是示出图3中所示的存储单元的重要部分的横截面结构的一个实例的横截面图。 图5示出图3中所示的熔丝的一个结构实例的平面图。 图6示出图5中所示的导电膜、触点以及配线的一个结构实例的横截面图。 图7示出写入操作的一个实例的流程图。 图8是示意性示出写入操作的一个状态的一个实例的电路图。 图9是示意性示出写入操作的另一个状态的一个实例的电路图。 图10是示出灯丝的一个实例的横截面图。 图11是示意性示出写入操作的进一步状态的一个实例的电路图。 图12是示意性示出写入操作的进一步状态的一个实例的电路图。 图13是示意性示出读取操作的一个状态的一个实例的电路图。 图14是示出根据比较实例的存储单元阵列的一个结构实例的电路图。 图15是示意性示出根据比较实例的写入操作的一个状态的一个实例的电路图。 图16是示意性示出根据比较实例的读取操作的一个状态的一个实例的电路图。 图17是示意性示出写入操作的又一状态的一个实例的电路图。 图18是示出根据一个变型例的存储单元的重要部分的横截面结构的一个实例的横截面图。 图19是示出根据另一个变型例的存储单元的重要部分的横截面结构的另一个实例的横截面图。 图20是示出根据又一变型例的熔丝的又一个结构实例的平面图。 图21是示出根据又一变型例的熔丝的又一个结构实例的平面图。 图22是示出根据又一变型例的熔丝的又一个结构实例的横截面图。 图23是示出应用根据任意实施方式的半导体的电视机的外部结构的一个实例的透视图。 图24是示出应用根据任意实施方式的半导体的延迟调整电路的一个实例的电路图。 【具体实施方式】 在下文中，将参考附图对本专利技术的实施方式进行详细描述。要注意的是以下述顺序进行描述。 1.实施方式 2.应用实例 〈1.实施方式〉 [结构实例] (常用结构实例) 图1示出根据本专利技术实施方式的半导体器件的一个结构实例。半导体器件I是以反熔丝作为存储元件的存储器。半导体器件I包括存储单元阵列10、写入字线驱动部11、位线驱动部12，读取字线驱动部13和感应放大器14。 存储单元阵列10包括多个排列成矩阵的存储单元20。此外，存储单元阵列10包括行方向(横向)延伸的多个写入字线WLl和多个读取字线WL2，列方向(纵向)延伸的多个位线BL和多个源线SL。每个写入字线WLl的一端连接到写入字线驱动部11，每个读取字线WL2的一端连接到读取字线驱动部13。此外，每个位线BL的一端连接到位线驱动部12，每个源线SL的一端连接到感应放大器14。 图2示出存储单元阵列10的一个构造实例。图3示出存储单元20的构造实例。每个存储单元20连接到写入字线WL1、读取字线WL2、位线BL以及源线SL。存储单元20包括存储器元件21、选择晶体管22和熔丝23。 存储器元件21是起反熔丝作用以及包括三个端子的存储元件。存储元件21具有与N型MOS (金属氧化物半导体)晶体管相同的构造。在下文中，为了方便描述，将利用MOS晶体管的三个端子(漏极、栅极和源极)的名字作为存储元件21的三个端子进行描述。存储元件21的漏极连接到位线BL，其栅极连接到熔丝23的一端，其源极与选择晶体管22的漏极连接。该存储元件21被配置为通过在栅极和漏极之间施加应力电压VST使得漏极和源极之间的电阻状态从高电阻状态变为低电阻状态，从而根据该电阻状态的变化存储信息。 该选择晶体管22是N型MOS晶体管，其漏极连接到存储元件21的源极，其栅极连接到读入字线WL2，其源极连接到源线SL。熔丝23被配置为通过利用应力电流1ST使得熔丝的电气状态从短路状态(导通状态)变换成开路状态(非导通状态)，并且其一端与存储元件21的栅极连接，其另一端与写入字线WLl连接。 因为这种构造，在存储单元20中，通过在存储元件21的栅极和漏极之间施加应力电压本文档来自技高网...

【技术保护点】
一种半导体器件，包括：存储元件，包括第一端子、第二端子和第三端子，其中，所述第二端子和所述第三端子之间的电阻状态基于所述第一端子和所述第二端子之间流动的应力电流而从高电阻状态变为低电阻状态；以及熔丝，连接至所述第一端子，并被配置为基于所述应力电流从导通状态变为非导通状态。

【技术特征摘要】
2013.03.15 JP 2013-0527051.一种半导体器件,包括: 存储元件，包括第一端子、第二端子和第三端子，其中，所述第二端子和所述第三端子之间的电阻状态基于所述第一端子和所述第二端子之间流动的应力电流而从高电阻状态变为低电阻状态；以及 熔丝，连接至所述第一端子，并被配置为基于所述应力电流从导通状态变为非导通状态。2.根据权利要求1的半导体器件，其中，所述存储元件包括: 第一导电类型的第一半导体层； 第二导电类型的第二半导体层，连接到所述第二端子，且选择性地设置在所述第一半导体层内的前表面侧上； 第二导电类型的第三半导体层，连接到所述第三端子，且选择性地设置为在所述第一半导体层内的前表面侧上远离所述第二半导体层； 电介质膜，设置在所述第一半导体层的所述第二半导体层和所述第三半导体层之间的前表面上；以及 导电膜，连接到所述第一端子，并且被设置在所述电介质膜上。3.根据权利要求2所述的半导体器件，其中 通过将应力电压施加到所述第一端子和所述第二端子之间，击穿所述电介质膜而产生所述应力电流，以及 通过由所述应力电流产生的热量而导致在所述第二半导体层和所述第三半导体层之间形成灯丝，所述电阻状态从所述高电阻状态变为所述低电阻状态。4.根据权利要求3所述的半导体器件，其中 所述第二半导体层的一部分被硅化，以及 所述灯丝是所述第二半导体层的硅化部分的熔融部分。5.根据权利要求3所述的半导体器件，其中 所述存储元件包括设置在所述第二半导体层的一部分上的电极，以及 所述灯丝是所述电极的熔融部分。6.根据权利要求3所述的半导体器件，其中，在形成所述灯丝之后，所述熔丝从所述导通状态变为所述非导通状态。7.根据权利要求3所述的半导体器件，其中，所述应力电流的电流值等于或大于形成所述灯丝所必需的最小电流值。8.根据权利要求3所述的半导体器件，其中，所述应力电压的极性与在所述第二半导体层和所述第三半导体层之间的所述第一半导体层中形成反转层的电压的极性相反。9.根据权利要求2所述的半导体器件，其中 所述电介质膜和所述导电膜的每一个从夹在所述第二半导体层和所述第三半导体层之间的区域延伸到与夹层区域相邻的区域， 所述导电膜包括所述相邻区域中的狭长部分，以及 所述狭长部分构成所述熔丝。10.根据权利要求2所述的半导体器件，还包括通向所述导电膜的配线并且具有构成所述熔丝的狭长部分。11.根据权利要求2所述的半导体器件，还包括触点， 其中，所述电介质膜和所述导电膜的每一个都从夹在所述第二半导体层和所述第三半导体层之间的区域延伸到与夹层区域相邻的区域，以及 所述触点被设置在所述相邻区域的一部分中的所述导电膜之上，并构成所述熔丝。12.—种半导体器件，包括: 多个存储单元；以及 控制电路，被配置为控制所述多个存储单元， 每个所述存储单元...

【专利技术属性】
技术研发人员：柳泽佑辉，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP