芯片布置、芯片封装、以及用于制造芯片布置的方法技术

本发明专利技术涉及芯片布置、芯片封装、以及用于制造芯片布置的方法。芯片布置可以包括半导体芯片；至少部分灌封半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。

【技术实现步骤摘要】

各种方面涉及芯片布置、芯片封装以及用于制造芯片布置的方法。
技术介绍
在制造集成电路(IC)中，可以在与其他电子组件集成和/或分配之前封装该IC(其也可以被称为芯片或管芯)。该封装可以包括将芯片灌封在材料中，并且提供封装外部上的电接触以便提供到芯片的接口。除了别的之外，芯片封装可以提供免受周围空气或污染物的保护，提供机械支持，驱散热量并且降低机械损坏。 随着对IC的较大能力和特征需求的增加，包括例如传感器、振荡器和微机电系统(MEMs)的芯片可以被包括在IC封装中。这样的芯片例如可能需要自由的净空以便适当地起作用，和/或可能受到IC封装中应力(例如机械应力)的不利影响。因此，当前IC封装可能不适合于这样的芯片，并且可能需要封装这种芯片的新的方式。
技术实现思路
提供一种芯片布置，其可以包括:半导体芯片；至少部分灌封该半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。 提供一种芯片封装，其可以包括:半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔中并且电耦合到该半导体芯片的电子器件。 提供一种芯片封装，其可以包括:半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔之上并且被配置成密封该腔且电耦合到该半导体芯片的电子器件。 提供一种用于制造芯片布置的方法，其可以包括:提供半导体芯片；形成灌封层以便至少部分地灌封该半导体芯片；在该灌封层中形成腔；以及将电子器件部署在该腔中或之上。 【附图说明】 在附图中，遍及不同视图相似的参考字符通常指代相同的部分。不必按照比例来绘制附图，而是通常将重点放在图示本专利技术的原理上。在下面的描述中，参考下面的附图来描述本专利技术的各种方面，在其中:图1示出嵌入式晶片级球栅阵列封装的横截面视图。 图2示出芯片布置的横截面视图。 图3示出包括完全部署在腔中的再分布层的芯片布置的横截面视图。 图4示出包括部署在腔中并且将电子器件耦合到再分布层的至少一个倒装芯片互连的芯片布置的横截面视图。 图5示出包括部署在半导体芯片和腔之间的灌封层中的至少一个模制通孔(through-mo I d-v i a )的芯片布置的横截面视图。 图6示出包括可以与半导体芯片的表面接触的至少一个倒装芯片互连的芯片布置的横截面视图。 图7示出包括半导体芯片和部署在灌封层的同一侧的腔的芯片布置的横截面视图。 图8示出包括部署在腔之上的电子器件的芯片布置的横截面视图。 图9示出在将电子器件部署在腔之上之前，灌封层、各向异性导电粘合剂以及涂覆有密封层的腔的俯视图。 图10示出包括将电子器件和至少一个模制通孔连接的至少一个接合线的芯片布置的横截面视图。 图11示出用于制造芯片布置的方法。 【具体实施方式】 下面的详细描述参照附图，该附图以图示的方式示出可以在其中实行本专利技术的具体细节和方面。足够详细地描述这些方面以使得本领域技术人员能够实行本专利技术。可以利用其他方面，并且可以在不偏离本专利技术的范围的情况下做出结构、逻辑和电方面的改变。各种方面不必互相排斥，因为一些方面可以与一个或多个其他方面组合以便形成新的方面。描述针对结构或器件的各种方面，并且描述针对方法的各种方面。可以理解，结合结构或器件描述的一个或多个(例如所有)方面可以被等同地适用于方法，并且反之亦然。 词语“示例性”在这里被用来意指“用作一个示例、实例或例子”。这里描述为“示例性”的任何方面或设计不必被解释为比其他方面或设计更优选或有利。 这里用来描述将一个特征(例如层)形成在一侧或表面“之上”的词语“之上”可以被用来意指该特征(例如层)可以被“直接地”形成在所暗示的侧或表面“上”(例如直接与所暗示的侧或表面接触)。这里用来描述将一个特征(例如层)形成在一侧或表面“之上”的词语“之上”可以被用来意指该特征(例如层)可以被“间接地”形成在所暗示的侧或表面上，其中在所暗示的侧或表面以及所形成的层之间布置一个或多个额外的层。 以相似的方式，这里用来描述部署在彼此之上的特征(例如一层“覆盖” 一侧或表面)的词语“覆盖”可以被用来意指该特征(例如层)可以被部署在所暗示的侧或表面之上并且与其直接接触。这里用来描述部署在彼此之上的特征(例如一层“覆盖” 一侧或表面)的词语“覆盖”可以被用来意指该特征(例如层)可以被部署在所暗示的侧或表面之上并且与其间接接触，其中在所暗示的侧或表面以及覆盖层之间布置一个或多个额外的层。 这里用来描述一个特征被连接到至少一个其他暗示特征的术语“耦合”和/或“电耦合”和/或“连接”和/或“电连接”不意味着意指该特征和至少一个其他暗示特征必须直接耦合或连接在一起；可以在该特征和至少一个其他暗示特征之间提供介于中间的特征。 可以参考所描述的(多个)图的取向来使用诸如例如“上”、“下”、“顶”、“底”、“左手”、“右手”等等之类的方向性术语。因为可以以许多不同取向来定位(多个)图的部件，方向性术语被用于说明而绝非限制的目的。将要理解，可以在不偏离本专利技术的范围的情况下做出结构或逻辑上的改变。 可能必须在与其他电子器件(诸如电路板(例如印刷电路板))、其他芯片和/或其他芯片封装集成和/或分配之前封装芯片(其也可以被称为“管芯”)。封装芯片(或管芯)可以包括将芯片灌封在材料(例如塑性材料)中，并且在封装的表面(例如外部表面)提供电接触(例如焊球)。提供在芯片封装表面的电接触(例如焊球)可以为芯片提供接口。例如，封装可以借助于电接触(例如焊球)连接到PCB (印刷电路板)。以另一示例的方式，其他芯片封装和/或电子器件可以经由电接触(例如焊球)连接(例如电连接)到芯片。 图1示出嵌入式晶片级球栅阵列(eWLB)封装100的横截面视图。 eWLB封装100可以包括芯片102 (或管芯)、多个焊球106、再分布层108和灌封112。 芯片102 (或管芯)可以包括多个导电焊盘104，其可以被形成在芯片102的表面(例如前侧或底表面)上。芯片102可以借助于再分布层(RDL) 108电连接到多个焊球106中的至少一个焊球。例如，RDL 108可以再分布和/或再映射从多个导电焊盘104到多个焊球106 (其也可以被称为焊球106的球栅阵列(BGA))的电连接。 eWLB封装100可以包括绝缘层110 (例如介电层)，其可以被配置成将eWLB封装100的表面10a (例如前侧)绝缘(例如电绝缘)。RDL 108可以例如被完全或部分部署在绝缘层110之内。绝缘层110可以包括介电层，该介电层可以被部署在芯片102和RDL 108之间。绝缘层110可以包括焊接停止层，其可以被部署在RDL 108的表面以及介电层背对芯片102的表面处。绝缘层110的介电层可以包括可不同于绝缘层110的焊接停止层的至少一种材料，或者由其组成。可以围绕芯片102形成(例如模制)灌封112(例如包括模制材料(例如聚合物材料)或者由其组成)。例如，灌封112可以被形成在芯片102的背对RDL 108的表面处，并且可以灌封芯片102。例如，灌封112可以被形成在芯片102的背对RDL 1本文档来自技高网...

【技术保护点】
一种芯片布置，其包括：半导体芯片；至少部分灌封半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。

【技术特征摘要】
2013.03.15 US 13/8322001.一种芯片布置，其包括: 半导体芯片； 至少部分灌封半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及 部署在该容纳区中的电子器件。2.根据权利要求1所述的芯片布置，其中， 该电子器件被部署在腔中。3.根据权利要求2所述的芯片布置， 还包括附接到灌封层并且密封腔的盖子。4.根据权利要求3所述的芯片布置，其中， 电子器件的有源区面对盖子。5.根据权利要求3所述的芯片布置， 还包括部署在电子器件和盖子之间的间隙。6.根据权利要求3所述的芯片布置，其中， 电子器件与腔的至少一个侧壁间隔开。7.根据权利要求2所述的芯片布置，其中， 电子器件经由机械去耦材料附接到腔的壁。8.根据权利要求1所述的芯片布置，其中， 电子器件部署在腔之上并且被配置成密封腔。9.根据权利要求8所述的芯片布置，其中， 电子器件的有源侧面对腔。10.根据权利要求1所述的芯片布置，其中， 电子器件电耦合到半导体芯片。11.根据权利要求1所述的芯片布置，其中， 腔的至少一个壁至少部分涂覆有密封材料。12.根据权利要求1所述的芯片布置，其中， 半导体芯片部署在灌封层的第一侧处，并且腔部署在灌封层的与第一侧相对的第二侧处。13.根据权利要求1所述的芯片布置，其中， 半导体芯片和腔部署在灌封层的同一侧处。14.根据权利要求1所述的芯片布置， 还包括电耦合到电子器件...

【专利技术属性】
技术研发人员：A沃尔特，T迈尔，
申请(专利权)人：英特尔移动通信有限责任公司，
类型：发明
国别省市：德国;DE