电路装置及电子设备制造方法及图纸

本发明专利技术涉及一种电路装置及电子设备。电路包括噪声产生源和因噪声而受到不良影响的模拟电路/逻辑电路，所述模拟电路/逻辑电路的至少一部分被构成在导电性与基板不同的埋入杂质层上，并且其周围的至少一部分被不同于基板的杂质层所包围，由此阻碍噪声自噪声产生源的传播。

【技术实现步骤摘要】
电路装置及电子设备
[0001 ] 本专利技术涉及一种电路装置及电子设备。
技术介绍
已知一种方法，S卩，作为用于驱动直流电机的电机驱动器，通过控制截断电流从而控制电机的转速。在该方法中，通过检测电阻来对流通于桥接电路的电流进行电流/电压转换，通过将该电压与基准电压进行比较从而对截断电流进行检测。并且，将该检测结果反馈给控制电路，通过对桥接电路的驱动信号进行PWM (脉冲宽度调制)控制，从而使电机以恒定的速度进行旋转。例如，专利文献I公开了一种在这种电机驱动器中提高截断电流的检测精度的技术。在该方法中，针对于H桥的每个半桥而设置检测电阻，并通过一个电阻来检测充电期间的电流达到了预定的电流的情况，通过另一个电阻来检测衰减期间内的电流达到了预定的电流的情况。不仅是上述电机驱动器，在用于进行开关动作的电路中，由于通过开关动作而反复进行电流的导通/截止，从而也存在基板电位发生变动的课题。该基板电位的变动有可能会影响到构成于该基板上的电路的动作。例如在上述这种电机驱动器中，由于为了对电机进行驱动，除了需要大电流，还通过截断动作从而反复实施电流的导通/截止，因此电机驱动器的基板电位发生变动。由于构成在基板上的基准电压生成电路或电压检测电路受到电位变动的影响，因此截断电流的检测值存在偏差，从而导致控制为恒定的电机的转速的精度降低的问题。专利文献1:日本特开2008-042975号公报
技术实现思路
根据本专利技术的几个方式，能够提供一种电路装置及电子设备，其能够减小基板电位的变动对电路动作的影响。本专利技术的一个方式涉及一种电路装置，包括:第一电路，其通过DMOS (双扩散金属氧化物半导体)结构的晶体管而构成，所述DMOS结构的晶体管被形成于P型基板上的第一N型埋入层上；以及第二电路，其通过CMOS (互补金属氧化物半导体)结构的晶体管而构成，所述CMOS结构的晶体管被形成于与所述第一 N型埋入层分离的第二 N型埋入层上。根据本专利技术的一个方式，由CMOS结构的晶体管构成的第二电路被形成于与第一 N型埋入层分离的第二 N型埋入层上，从而第二电路通过第二 N型埋入层而与P型基板隔离。由此，能够减小基板电位的变动对电路动作的影响。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述第二电路的区域被N型插塞区域所包围，所述N型插塞区域对所述第二 N型埋入层的电位进行设定插塞插塞。[0011 ] 如此，通过第二 N型埋入层与包围该第二 N型埋入层的N型插塞区域，从而能够将第二电路与P型基板隔离。此外，由于通过N型插塞区域而设定N型埋入层的电位，因此能够将第二电路与P型基板电隔离。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述CMOS结构的晶体管被形成于P型层上，所述P型层被形成于所述第二 N型埋入层上。如此，通过第二 N型埋入层，从而能够形成与P型基板41隔离的P型层，并能够在该被隔离的P型层上构成由CMOS结构的晶体管构成的第二电路。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述P型层为外延层。如此，通过在第二 N型埋入层上形成外延层，从而能够形成P型埋入层以作为与P型基板隔离的P型层。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，包括:焊垫，其供给所述P型基板的电位；第一布线，其从所述焊垫向所述P型层供给电位；以及第二布线，其从所述焊垫向所述P型基板供给电位。如此，相对于与P型基板隔离的P型层，能够通过其他布线(第一布线)供给电位。由此，能够抑制电位变动通过布线而从P型基板传递到P型层的情况。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述CMOS结构的晶体管的P型晶体管通过形成于所述P型层上的N型阱、形成于所述N型阱上的P型源极区域、以及形成于所述N型阱上的P型漏极区域而构成，所述CMOS结构的晶体管的N型晶体管通过形成于所述P型层上的P型阱、形成于所述P型阱上的N型源极区域、以及形成于所述P型阱上的N型漏极区域而构成。如此，能够在与第一 N型埋入层分离的第二 N型埋入层上，形成由CMOS结构的N型晶体管与CMOS结构的P型晶体管构成的第二电路。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述DMOS结构的晶体管的N型晶体管具有:深N型阱，其被形成于所述第一 N型埋入层上；P型层，其被形成于所述深N型阱上；N型源极区域，其被形成于所述P型层上；以及N型漏极区域，其被形成于所述深N型阱上。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述DMOS结构的晶体管的P型晶体管包括:深N型阱，其被形成于所述第一 N型埋入层上；P型层，其被形成于所述深N型阱上；P型源极区域，其被形成于所述深N型阱上；以及P型漏极区域，其被形成于所述P型层上。如此，能够在第一 N型埋入层上形成由DMOS结构的N型晶体管或DMOS结构的P型晶体管构成的第一电路。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述第一电路具有桥接电路，所述桥接电路输出用于驱动电机的截断电流，所述第二电路具有检测电路，所述检测电路对流通于所述桥接电路的电流进行检测。如此，能够利用桥接电路与检测电路而形成通过截断电流来驱动电机的电机驱动电路。虽然桥接电路的开关动作会导致P型基板的电位波动，但由于能够通过第二 N型埋入层将检测电路隔离，因此能够减小截断电流的检测误差。另外，在本专利技术的一个方式中，可以采用如下方式，即，所述检测电路具有:基准电压生成电路，其生成基准电压；电压检测电路，其将基于所述电流的电压与所述基准电压进行比较；以及控制电路，其根据所述电压检测电路的比较结果来控制所述桥接电路。如此，能够通过将基于截断电流的电压与基准电压进行比较，从而将流通于电机的截断电流控制为恒定。另外，在本专利技术的一个方式中，可以采用如下方式，即，所述第二电路具有对所述第一电路进行控制的电路、或对所述第一电路的电压或电流进行检测的电路。根据本专利技术的一个方式，通过将控制所述第一电路的电路、或将检测第一电路的电压或者电流的电路与P型基板隔离，从而能够准确地控制第一电路、或者准确地检测第一电路的电压或电流。另外，在本专利技术的一个方式中，可以采用如下方式，S卩，所述第一电路为实施对输出电流或输出电压反复进行开关的动作的电路。根据本专利技术的一个方式，即使是因第一电路进行的开关动作而导致P型基板的电位发生了变动的情况，也由于第二电路与P型基板隔离，因此能够抑制开关动作对第二电路的影响。另外，本专利技术的另一方式涉及一种电子设备，包括:上述任意方式所记载的电路装置。【附图说明】图1为本实施方式的比较例的基板结构。图2为本实施方式的基板结构示例。图3为电路装置的结构示例。图4为电路装置的动作说明图。图5为电路装置的动作说明图。图6为电路装置的动作说明图。图7为DMOS结构的N型晶体管的详细结构示例。图8为DMOS结构的P型晶体管的详细结构示例。图9 (A)?(E)为DMOS结构的晶体管的制造工序流程。图10 (A)?(D)为DMOS结构的晶体管的制造工序流程。图11 (A)?(C)为DMOS结构的晶体管的制造工序流程。图12 (A)?(C)为DMOS结构的晶体管的制造工序流程。图13为电子设备的结构示例。【具体实施方式】以下，对本专利技术的优选的实施方式本文档来自技高网...

【技术保护点】
一种电路装置，其特征在于，包括：第一电路，其通过双扩散金属氧化物半导体结构的晶体管而构成，所述双扩散金属氧化物半导体结构的晶体管被形成于P型基板上的第一N型埋入层上；以及第二电路，其通过互补金属氧化物半导体结构的晶体管而构成，所述互补金属氧化物半导体结构的晶体管被形成于与所述第一N型埋入层分离的第二N型埋入层上。

【技术特征摘要】
2013.03.04 JP 2013-0418071.一种电路装置，其特征在于，包括: 第一电路，其通过双扩散金属氧化物半导体结构的晶体管而构成，所述双扩散金属氧化物半导体结构的晶体管被形成于P型基板上的第一 N型埋入层上；以及 第二电路，其通过互补金属氧化物半导体结构的晶体管而构成，所述互补金属氧化物半导体结构的晶体管被形成于与所述第一 N型埋入层分离的第二 N型埋入层上。2.如权利要求1所述的电路装置，其特征在于， 所述第二电路的区域被N型插塞区域包围，所述N型插塞区域对所述第二 N型埋入层的电位进行设定。3.如权利要求1或2所述的电路装置，其特征在于， 所述互补金属氧化物半导体结构的晶体管被形成于P型层上，所述P型层被形成于所述第二 N型埋入层上。4.如权利要求3所述的电路装置，其特征在于， 所述P型层为P型埋入层。5.如权利要 求4所述的电路装置，其特征在于， 包括: 焊垫，其供给所述P型基板的电位； 第一布线，其从所述焊垫向所述P型层供给电位；以及 第二布线，其从所述焊垫向所述P型基板供给电位。6.如权利要求5所述的电路装置，其特征在于， 所述互补金属氧化物半导体结构的晶体管的P型晶体管通过形成于所述P型层上的N型阱、形成于所述N型阱上的P型源极区域、以及形成于所述N型阱上的P型漏极区域而构成， 所述互补金属氧化物半导体结构的晶体管的N型晶体管通过形成于所述P型层上的P型阱、形成于所述P型阱上的N型源极区域、以及形成于所述P型阱上的N型漏...

【专利技术属性】
技术研发人员：守屋勇，山田敦史，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：日本;JP