一种高背景应用的BDI型像素单元电路制造技术

一种高背景应用的BDI型像素单元电路，在现有包括依次连接的输入放大器、注入管、积分/复位控制电路、采样开关电路和输出控制电路的基础上，去除用于控制积分时间的采样开关电路，在注入管与积分/复位控制电路之间增设注入开关管，通过注入开关管来控制积分时间，注入开关管的栅极连接数字信号Vint，漏极连接前级注入管的输出，源极连接后级积分/复位控制电路的输入。

【技术实现步骤摘要】
—种高背景应用的BDI型像素单元电路
本专利技术涉及红外读出电路的核心-像素单元电路，特别涉及一种高背景应用的BDI (缓冲直接注入)型像素单元电路，属于微电子
。
技术介绍
红外成像技术是利用在热效应最显著的部位，将其转换成可见图像的技术，面阵型红外焦平面组件是红外成像技术中的关键组件，它是由红外探测器及红外读出电路两部分组成。读出电路工作时，像素阵列与探测器阵列一一对应，用于感应微弱的信号电流，并把它转换成电压信号，输出到下一级。像素单元是读出电路的核心单元单路，其设计要求在一定面积限制内选择适合不同探测器的最优电路结构并完成电路设计，读出电路中像素单元电路的性能直接关系到整个焦平面成像的性能。缓冲直接注入(BDI)型像素单元具有注入效率高、保证探测器偏压稳定的特点，适合于对读出电路的性能要求高、能够容忍复杂的像元电路结构较大芯片面积和功耗的情况。传统的BDI型像素单元如图3所示，包括依次连接的输入放大器、注入管、积分/复位控制电路、采样开关电路和输出控制电路，像素单元中通常存在两个电容，积分电容Cl和采样电容C2。由于像素单元尺寸的限制，使这两个电容做不到很大，将不利于像素单元在大背景电流下的使用；并且由于采样电容C2和积分电容Cl间开关管M3的存在，将引入额外的KTC噪声。
技术实现思路
本专利技术的目的是为了解决像素单元电路在高背景电流下，由于像素单元尺寸的限制，积分电容容量不足的问题，提供一种高背景应用的BDI型素像素单元电路。本专利技术采用的技术方案如下:一种高背景应用的BDI型像素单元电路，其特征在于，在现有包括依次连接的输入放大器、注入管、积分/复位控制电路、采样开关电路和输出控制电路的基础上，去除用于控制积分时间的采样开关电路，在注入管与积分/复位控制电路之间增设注入开关管，通过注入开关管来控制积分时间；其中:输入放大器包括一个运算放大器，其正向输入端连接控制信号Vcom,负向输入端连接红外探测器的输出端；注入管包括NMOS管Ml，其栅极连接输入放大器中运算放大器的输出端，漏极连接输入放大器中运算放大器的正向输入端；注入开关管包括NMOS管M2，其栅极连接数字信号Vint，漏极连接注入管Ml的源极；积分/复位控制电路包括NMOS管M3和积分电容C，匪OS管M3的栅极连接数字信号Vrst，NMOS管M3的漏极连接注入开关管M2的源极和积分电容C的一端，NMOS管M3的源极连接积分电容C的另一端并接地；输出控制电路包括NMOS管M4，其漏极连接积分/复位控制电路中NMOS管M3的漏极，NMOS管M4的栅极连接数字信号Vrse，NMOS管M4的源极为像素单元电路的输出端。本专利技术的优点及显著效果:本专利技术利用注入开关管控制积分时间，与现有技术采用采样开关电路来控制积分时间相比，由于采样开关电路中设有的采样电容C2和积分/复位控制电路中的积分电容Cl同时存在，受限于像素单元的尺寸限制，使这两个电容做不到很大，将不利于像素单元在大背景电流下的使用。本专利技术电路中只有一个积分电容C，从而在有限的像素单元面积内能设计出大容量的积分电容，提高电荷存储能力。【附图说明】图1为本专利技术BDI型像素单元实施电路图；图2为本专利技术电路工作过程的信号波形图；图3为传统BDI型像素单元电路图。【具体实施方式】参看图1，本专利技术一种高背景应用的BDI型像素单元电路，包括输入放大器1、注入管2、注入开关管3、积分/复位控制电路4、输出控制电路5。与图3所示的传统的包括输入放大器1、注入管2、积分/复位控制电路3、采样开关电路4和输出控制电路5的基础上，去除了用于控制积分时间的采样开关电路4，在注入管与积分/复位控制电路之间增设注入开关管3，通过注入开关管来控制积分时间。 输入放大器I可以采用各种形式的双端输入单端输出的放大电路，例如差分运放、共源共栅结构等。本专利技术中，输入放大器I采用一个运放组成，注入管2含有N型MOS管M1，构成负反馈形式。注入开关管3含有N型MOS管M2，积分/复位控制电路4含有N型MOS管M3和积分电容C，输出控制电路5含有N型MOS管M4。注入管Ml、注入开关管M2、复位开关管M3和输出控制开关管(行选择开关管)M4也可以采用不同类型的晶体管，如P型MOS 管。本专利技术的具体连接方式如图1中所示，运放的正向输入端接外围的控制信号Vcom，负向输入端与红外探测器的输出端相连接，运放输出端接注入管Ml栅极。注入管Ml漏极与运放的正向输入端连接，源极接注入开关管M2漏极。注入开关管M2栅极接数字信号Vint，源极连接积分/复位控制电路中复位开关管M3的漏极，M3栅极接数字信号Vrst，源极接地。积分电容C的一极接M3的漏极，另一极接地。行选择开关管M4的栅极接数字信号Vrse,漏极接M3的漏极，M4的源极为为像素单元电路的输出端,三个数字信号Vint、Vrst、Vrse均是由外部数字电路产生供给的。上述电路结构中:输入放大器I是一个高增益的运放，运用其“虚短”特性将探测器偏置电压稳定在一恒定电压，并且由于将运放置到一负反馈状态，使读出电路的输入阻抗减小为原来的1/A(A为运放的放大倍数)，从而提高单元电路的注入效率注入开关管M2通过改变其栅压控制积分的开始与结束，M2的栅极电压在一个高电位和一个较低点位之间转变，当M2的栅极电位从较低电位变化到较高电位时代表读出电路积分的开始；iM2的栅极电位从较高电位变化到较低电位时代表读出电路积分的结束。当M2的栅极电位为低电位时，M2处于截止状态；当]?2的栅极电位为高电位时，红外探测器的输出信号通过注入管Ml与注入开关管M2注入积分电容C。积分/复位控制电路4通过复位开关管M3的导通，将积分电容C上的电压复位到地电平。复位开关管M3的栅极电压在一个高电位和一个较低点位之间转变，当复位开关管M3的栅极电位从较低电位变化到较高电位时代表积分电容C复位的开始；当复位开关管M3的栅极电位从较高电位变化到较低电位时代表积分电容C复位的结束。输出控制电路5用于进行行选择的控制，当数字信号Vrse控制的开关管M4导通时，存储在积分电容C上的积分电压信号通过开关管M4被传输到后一级信号处理电路中；当数字信号Vrse控制的开关管M4关断时，积分电压信号保持在单元电路中。参看图2，本专利技术电路的具体工作过程如下，其中数字⑴?(5)代表5个时段:时段(I)，积分/复位控制电路4中的复位开关管M3在数字信号Vrst的作用下导通，注入开关管M2在数字信号Vint作用下断开，行选择开关管M4在数字信号Vrse作用下断开。此时积分电容C复位，红外探测器的偏置电压稳定。时段(2)，注入开关管M2在数字信号Vint作用下导通，积分/复位控制电路4中的复位开关管M3在数字信号Vrst的作用下断开，行选择开关管M4仍然处于断开状态，像素单元电路开始积分。时段(3)，注入开关管M2在数字信号Vint作用下断开，积分/复位控制单元2中的复位开关管M3和行选择开关管M4仍然处于断开状态，积分电压被保持在积分电容C上。时段(4)，行选择开关管M4在数字信号Vrse作用下闭合，积分/复位控制单元2中的复位开关管M3和注入开关管M2仍然处于断开状态，输出积分电压信号。时段(5)，行选择开关管M4在数本文档来自技高网...

【技术保护点】
一种高背景应用的BDI型像素单元电路，其特征在于，在现有包括依次连接的输入放大器、注入管、积分/复位控制电路、采样开关电路和输出控制电路的基础上，去除用于控制积分时间的采样开关电路，在注入管与积分/复位控制电路之间增设注入开关管，通过注入开关管来控制积分时间；其中：输入放大器包括一个运算放大器，其正向输入端连接控制信号Vcom，负向输入端连接红外探测器的输出端；注入管包括NMOS管M1，其栅极连接输入放大器中运算放大器的输出端，漏极连接输入放大器中运算放大器的正向输入端；注入开关管包括NMOS管M2，其栅极连接数字信号Vint，漏极连接注入管M1的源极；积分/复位控制电路包括NMOS管M3和积分电容C,NMOS管M3的栅极连接数字信号Vrst，NMOS管M3的漏极连接注入开关管M2的源极和积分电容C的一端，NMOS管M3的源极连接积分电容C的另一端并接地；输出控制电路包括NMOS管M4，其漏极连接积分/复位控制电路中NMOS管M3的漏极，NMOS管M4的栅极连接数字信号Vrse，NMOS管M4的源极为像素单元电路的输出端。

【技术特征摘要】
1.一种高背景应用的BDI型像素单元电路，其特征在于，在现有包括依次连接的输入放大器、注入管、积分/复位控制电路、采样开关电路和输出控制电路的基础上，去除用于控制积分时间的采样开关电路，在注入管与积分/复位控制电路之间增设注入开关管，通过注入开关管来控制积分时间；其中: 输入放大器包括一个运算放大器，其正向输入端连接控制信号Vcom,负向输入端连接红外探测器的输出端； 注入管包括NMOS管Ml，其栅极连接输入放大器中运算放大器的输出端，漏极连接输入放大器中运算放大器的正...

【专利技术属性】
技术研发人员：夏晓娟，苏军，吉新村，沈玲羽，刘琦，陈德媛，成建兵，郭宇锋，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏;32