一种高速比较器制造技术

本实用新型专利技术公开了一种高速比较器，包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中：所述前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路。本实用新型专利技术所述高速比较器，可以克服现有技术中功耗大、占用电压空间大和带宽窄等缺陷，以实现功耗小、占用电压空间小和带宽大的优点。

【技术实现步骤摘要】
一种高速比较器
本技术涉及射频集成电路
，具体地，涉及一种高速比较器。
技术介绍
CMOS工艺快速发展的背景，为数模混合的高速单片CMOS芯片系统的实现提供了基础。同时由于CMOS工艺相比于其它工艺在集成度、功耗、成本等方面具有的优势，CMOS工艺已经逐渐成为了高速系统SOC化的首选。在短短的几年时间里，基于CMOS工艺的各种宽带通信系统得到了巨大的发展。高速比较器电路在宽带通信系统中成了必不可少的一部分。宽带通信系统要求其内部的比较器电路能够提供足够的精度和速度。比较器通常要包括一个前置放大级电路对输入信号进行预放大，而较高的精度和速度要求对前置放大级电路的增益以及带宽提出挑战。传统的宽带放大级电路如图1所示，为了提高带宽采用电阻做负载，同时，为提高增益，会有相同结构的多级放大器级联。这种传统的放大器电路通常会消耗较大的功耗，占用较多的电压空间，同时带宽不能做得很宽。在实现本技术的过程中，专利技术人发现现有技术中至少存在功耗大、占用电压空间大和带宽窄等缺陷。
技术实现思路
本技术的目的在于，针对上述问题，提出一种高速比较器，以实现功耗小、占用电压空间小和带宽大的优点。为实现上述目的，本技术采用的技术方案是:一种高速比较器，包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中:所述前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路。进一步地，所述前置放大级电路，具体包括NMOS管MpM2和M5, PMOS管M3和M4,电阻R1和R2,以及电容C1和C2 ;其中:所述NMOS管M5的源端接地，栅端连接偏置电压Vbn，漏端连接NMOS管乂、M2的源端;所述NMOS管M1的源端连接NMOS管M2的源端，并连接到NMOS管M5的漏端^的栅端连接反相输入端Vin，并连接电容C1的一端W1的漏端连接该前置放大级电路的同相输出的Vtff,连接电组R1的一端、电容C2的一端、以及PMOS管M3的漏端；所述NMOS管M2的源端连接NMOS管M1的源端，并连接到NMOS管M5的漏端；M2的栅端连接同相输入端VIP，并连接电容C2的一端；m2的漏端连接该前置放大级电路的反相输出的νΜ，连接电组R2的一端、电容C1的一端、以及PMOS管M4的漏端；所述电容C1的一端连接反相输入端Vin，另一端连接前置放大级电路的反相输出端％,;电容C2的一端连接同相输入端Vip，另一端连接前置放大级电路的同相输出端Vw ;电阻R1的一端连接前置放大级电路的同相输出端Vtff,另一端连接PMOS管M3的栅端；电阻R2的一端连接前置放大级电路的反相输出端VM，另一端连接PMOS管M4的栅端；所述PMOS管M3的源端连接电源VDD，栅端连接电阻R1的一端，漏端连接前置放大级电路的同相输出端Vtff ；所述PMOS管M4的源端连接电源VDD，栅端连接电阻R2的一端，漏端连接前置放大级电路的反相输出端V,进一步地，所述双转单电路，具体包括NMOS管M8和M9, PMOS管M6和M7,以及电阻R3;其中:所述PMOS管M6的栅端连接前置放大级电路的反相输出端Vm，它的源端连接电源VDD，它的漏端连接NMOS管M8的漏端、NMOS管M9的栅端、以及电阻R3的一端；双转单电路中M6的栅端连接前置放大级电路中M2的漏端；所述NMOS管M8的源端连接到地，漏端连接PMOS管M6的漏端，电阻R3的一端，以及NMOS管M9的栅端，M8的栅端连接电容R3的另一端；电阻R3的一端连接M8的漏端、M6的漏端以及M9的栅端；所述NMOS管M9的栅端连接电阻R3的一端、M8的漏端以及M6的漏端，源端连接到地，漏端连接PMOS管M7的漏端；所述PMOS管M7的栅端连接前置放大级电路的同相输出端Vtff，它的源端连接到电源VDD，它的漏端连接M9的漏端；双转单电路中M7的栅端连接前置放大级电路中M1的漏端。进一步地，所述输出级电路，包括反相器结构。进一步地，所述反相器结构，具体包括PMOS管Mltl和NMOS管M11,其中:所述PMOS管Mltl的源端连接到电源VDD，漏端连接NMOS管M11的漏端，以及该高速比较器的输出端Vot，M1(i的栅端连接NMOS管M11的栅端和双转单电路中M7的漏端以及M9的漏端；所述NMOS管M11的源端连接到地，漏端连接PMOS管Mltl的漏端，以及该高速比较器的输出端M11的栅端连接PMOS管Mltl的栅端和双转单电路中M7的漏端以及M9的漏端。本技术各实施例的高速比较器，由于包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中:前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路；可以采用中和技术和零点补偿技术，使得该高速比较器能够高速工作；从而可以克服现有技术中功耗大、占用电压空间大和带宽窄的缺陷，以实现功耗小、占用电压空间小和带宽大的优点。本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。下面通过附图和实施例，对本技术的技术方案做进一步的详细描述。【附图说明】附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。在附图中:图1为传统高速放大电路的工作原理示意图；图2为本技术高速比较器的工作原理示意图。结合附图，本技术实施例中附图标记如下:21-前置放大级电路；22_双转单电路；23_输出级电路。【具体实施方式】以下结合附图对本技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本技术，并不用于限定本技术。根据本技术实施例，如图1所示，提供了一种高速比较器，具体为一种片上集成的高速比较器电路，特别涉及采用CMOS工艺实现的高速比较器电路。本实施例的高速比较器，包括依次配合连接的前置放大级电路21、双转单电路22和输出级电路23 ;前置放大级电路和双转单电路中采用了中和技术和零点补偿技术，使得该高速比较器能够高速工作。前置放大级电路21，它将输入的信号放大以驱动后级的双转单电路22，采用了中和技术以及零点补偿技术，实现宽带放大功能。双转单电路22，在前级放大的基础上进一步对信号进行放大，并实现双转单的功能；双转单电路22也采用了零点补偿技术，使得电路能够高速工作。输出级电路23，是一个反相器电路结构，将双转单电路22的输出信号进一步整形放大，并驱动后级电路。其中，上述前置放大级电路21，构成如下:匪05管仏的源端接地，栅端连接偏置电压VBN，漏端连接NMOS管MpM2的源端。NMOS管M1的源端连接NMOS管M2的源端，并连接到NMOS管M5的漏端,M1的栅端连接反相输本文档来自技高网...

【技术保护点】
一种高速比较器，其特征在于，包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中：所述前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路。

【技术特征摘要】
1.一种高速比较器，其特征在于，包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中: 所述前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路； 所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大； 所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路。2.根据权利要求1所述的高速比较器，其特征在于，所述前置放大级电路，具体包括NMOS管Mp M2和M5, PMOS管M3和M4,电阻R1和R2,以及电容C1和C2 ;其中: 所述NMOS管M5的源端接地，栅端连接偏置电压Vw，漏端连接NMOS管乂、M2的源端；所述NMOS管M1的源端连接NMOS管M2的源端，并连接到NMOS管M5的漏端W1的栅端连接反相输入端Vin，并连接电容C1的一端^的漏端连接该前置放大级电路的同相输出的Vop,连接电组R1的一端、电容C2的一端、以及PMOS管M3的漏端； 所述NMOS管M2的源端连接NMOS管M1的源端，并连接到NMOS管M5的漏端；M2的栅端连接同相输入端Vip，并连接电容C2的一端；M2的漏端连接该前置放大级电路的反相输出的Von,连接电组R2的一端、电容C1的一端、以及PMOS管M4的漏端； 所述电容C1的一端连接反相输入端Vin，另一端连接前置放大级电路的反相输出端Vm ；电容C2的一端连接同相输入端Vip，另一端连接前置放大级电路的同相输出端Vw;电阻R1的一端连接前置放大级电 的同相输出端Vtff，另一端连接PMOS管M3的栅端；电阻R2的一端连接前置放大级电路的反相输出端另一端连接PMOS管M4的栅端； 所述PMOS管M3的源端连接电源VDD，栅端连接电阻R1的一端，漏端连接前置放大级电路...

【专利技术属性】
技术研发人员：潘文光，于云丰，黄伟，肖时茂，
申请(专利权)人：无锡中科微电子工业技术研究院有限责任公司，
类型：新型
国别省市：江苏;32