一种高速比较器制造技术

本发明专利技术涉及一种高速比较器，它包括一个前置放大器单元、一个射极跟随器单元和一个锁存器单元。本发明专利技术电路在传统比较器的前置放大器单元和锁存器单元之间加了一个射极跟随器单元，作为缓冲作用，使锁存器单元所需要的输入电压可以在更短的时间内达到，提高了比较器的工作速度。本发明专利技术电路兼具高速和传输时延稳定的优点，有效地克服了传统比较器速度不高和传输时延不稳定的缺点。本发明专利技术电路可广泛应用于高速高精度Ａ／Ｄ转换器领域。

【技术实现步骤摘要】

【技术保护点】
一种高速比较器，其特征在于，它含有：一个前置放大器单元，包括：ＰＭＯＳ管ＭＰ↓［１］、ＰＭＯＳ管ＭＰ↓［２］、ＮＭＯＳ管ＭＮ↓［１］、ＮＭＯＳ管ＭＮ↓［２］、ＮＭＯＳ管ＭＮ↓［３］，其中，ＭＮ↓［１］的栅极接高速比较器的正输入端Ｖ↓［ｉ］↑［－］，ＭＮ↓［２］的栅极接高速比较器的负输入端Ｖ↓［ｉ］↑［－］，ＭＮ↓［１］、ＭＮ↓［２］的源极与ＭＮ↓［３］的漏极相接，ＭＮ↓［３］的栅接偏置电压Ｖ↓［ｂｉａｓ］，ＭＮ↓［３］的源极接地Ｖ↓［ＳＳ］，ＭＰ↓［１］的栅极、漏极与ＭＮ↓［１］的漏极相接，其连接点为前置放大器单元的负输出端Ｖ↓［１］↑［－］，ＭＰ↓［２］的栅极、漏极与ＭＮ↓［２］的漏极相接，其连接点为前置放大器单元的正输出端Ｖ↓［１］↑［＋］，ＭＰ↓［１］、ＭＰ↓［２］的源极均接电源Ｖ↓［ＤＤ］；和一个射极跟随器单元，包括：ＰＭＯＳ管ＭＰ↓［３］、ＮＭＯＳ管ＭＮ↓［４］、ＮＭＯＳ管ＭＮ↓［５］、ＮＭＯＳ管ＭＮ↓［６］、ＮＭＯＳ管ＭＮ↓［７］，其中，ＭＮ↓［４］的栅接前置放大器单元的负输出端Ｖ↓［１］↑［－］，ＭＮ↓［５］的栅接前置放大器单元的正输出端Ｖ↓［１］↑［＋］，ＭＮ↓［４］、ＭＮ↓［５］的漏极与ＭＰ↓［３］的栅极、漏极连接在一起，ＭＰ↓［３］的源极接电源Ｖ↓［ＤＤ］，ＭＮ↓［４］的源极与ＭＮ↓［６］的漏极相接，其连接点为射极跟随器单元的负输出端Ｖ↓［２］↑［－］，ＭＮ↓［５］的源极与ＭＮ↓［７］的漏极相接，其连接点为射极跟随器单元的正输出端Ｖ↓［２］↑［＋］，ＭＮ↓［６］、ＭＮ↓［７］的栅极均接偏置电压Ｖ↓［ｂｉａｓ］，ＭＮ↓［６］、ＭＮ↓［７］的源极均接地Ｖ↓［ＳＳ］；和一个锁存器单元，包括：ＰＭＯＳ管ＭＰ↓［４］、ＰＭＯＳ管ＭＰ↓［５］、反相器ＩＮＶ↓［１］、反相器ＩＮＶ↓［２］、ＮＭＯＳ管ＭＮ↓［８］、ＮＭＯＳ管ＭＮ↓［９］、ＮＭＯＳ管ＭＮ↓［１０］、ＮＭＯＳ管ＭＮ↓［１１］，其中，ＭＮ↓［８］的漏极与射极跟随器单元的正输出端Ｖ↓［２］↑［＋］相接，ＭＮ↓［９］的漏极与射极跟随器单元的负输出端Ｖ↓［２］↑［－］相接，ＭＮ↓［８］、ＭＮ↓［９］的栅极和ＩＮＶ↓［１］的输入端均与时钟输入端ＣＬＫ相接，ＭＰ↓［４］、ＭＰ↓［５］的源极与ＩＮＶ↓［１］的输出端、ＩＮＶ↓［２］的输入端连接在一起，ＭＮ↓［１０］、ＭＮ↓［１１］的源极与ＩＮＶ↓［２］的输出端相接，ＭＰ↓［４］、ＭＮ↓［１０］的漏极与ＭＰ↓［...

【技术特征摘要】

【专利技术属性】
技术研发人员：黄兴发，李梁，张正平，沈小峰，陈良，李儒章，陈光炳，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：85[中国|重庆]