提出了至少包括存储单元(12)、连接到存储单元(12)的第一客户端(16)和连接到存储单元(12)的第二客户端的数据处理系统(10)。第一客户端(16)可以包括第一存储访问单元(28)和信息单元。第一存储访问单元(28)可以以第一数据速率从或向存储单元(12)读取或写入数据。信息单元可以更新与第一数据速率的最小要求值相关的内部数据。第二客户端可以包括第二存储访问单元(34)和数据速率限制单元(48)。第二存储访问单元(34)可以以第二数据速率从或向存储单元(12)读取或写入数据。数据速率限制单元可以依据内部数据限制第二数据速率。第一存储访问单元(28)可以例如从存储单元(12)依序地读取数据分组，并且信息单元可以至少每数据分组更新内部数据。还提出了一种控制对共享存储单元的访问的方法。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数据处理系统和控制共享存储单元的访问的方法。
技术介绍
在数据处理技术的所有领域里使用存储器件来存储各种类型的数据。存储器件可以在若干客户端之间共享。由于将数据传输到存储器件或从存储器件传输数据的总数据速率或带宽是有限的，可能需要一种方案来控制每个单个客户端对存储器件的访问，以避免不同客户端同时访问尝试的冲突。这样的方案可以借助存储器仲裁器来实现。该仲裁器从各个客户端接收存储器访问请求并根据某些适当规则许可对存储器件的访问。这种规则可以将标准考虑在内，例如，特定请求被生成的时间，被传输到相应客户端或来自相应客户端的数据量以及请求的紧急性。响应于从一个客户端接收的请求，存储器仲裁器可能例如为特定客户端分配某个数据速率或带宽，并且响应于来自客户端的信号或响应于某个其它触发事件，例如，在客户端执行的任务完成时，解除分配保留的数据速率或带宽。数据速率是每秒传输比特的数量。数据速率等同于用于传输数据的信号的带宽。美国专利号4，953，103 (Suzuki)描述了包括中央处理单元(CPU)、内部存储器和用于将数据高速传输到存储器或从存储器中高速传输数据而不需CPU干预的直接存储器访问控制器(DMAC)的页式打印机。CPU、DMAC和存储器通过总线互连，其中数据可以在该总线上传输。在直接存储器访问(DMA)操作期间，总线被DMAC控制，并且不能被CPU使用。为了确保CPU不被长的DMA操作禁用扩展时间段，页式打印机包括用于响应于CPU接收的某些中断请求信号而停止和重启DMA传输的停止电路。因此，DMAC对总线的访问通过中断请求信号被直接控制。【
技术实现思路
】本专利技术提供了一种如所附权利要求中描述的数据处理系统和方法。本专利技术的具体实施例在从属权利要求中被陈述。根据下文描述的实施例，本专利技术的这些或其它方面将会很明显并且被阐述。【附图说明】根据附图，仅仅通过示例的方式，本专利技术的进一步细节、方面和实施例将被描述。在附图中，类似的符号被用于表示相同或功能相似的元件。为了简便以及清晰，附图的元件不一定按比例绘图。图1示意性地示出数据处理系统的实施例的示例。图2示意性地示出数据处理系统的实施例的另一个示例。图3示意性地示出被连接到存储单元的三个客户端的实施例的示例。图4示出控制对共享存储单元的访问的方法的实施例的示例的流程图。图5示意性地示出电子显示的视图的示例。【具体实施方式】由于本专利技术说明的实施例可能大部分是通过使用本领域技术人员所熟知的电子组件和电路被实现，细节不会在比上述所说明的认为对本专利技术基本概念的理解以及认识有必要的程度大的任何程度上进行解释，以不混淆或偏离本专利技术的教导。图1图示了数据处理系统10的示例。示出的数据处理系统10包括存储单元12、仲裁单元14、第一客户端16和第二客户端18。数据处理系统10可以进一步包括第三客户端20。可以包括另外的客户端(未示出)。在该示例中，存储单元12、仲裁单元14和客户端16、18、20被连接到总线22。每一个客户端16、18、20可以被布置为通过总线22从存储单元12读取数据或将数据写入存储单元12。数据处理系统10可以被布置为例如如下操作。每一个客户端16、18、20可以发出访问存储器12的请求。每一个请求可能例如指定各客户端要求的数据速率的最小值。客户端16、18、20发出的请求以及仲裁单元14生成的分配信号可以通过总线22被传输。客户端16、18、20可以每一个以不超过相应分配的最大数据速率的相应数据速率从存储单元12读取数据或将数据写入存储单元12。因此，第一客户端16、第二客户端18以及第三客户端20可以分别以第一数据速率、第二数据速率和第三数据速率从存储单元12读取数据或将数据写入存储单元12。例如，如果全部可用的带宽已被分配给第一客户端16，第二数据速率和第三数据速率是零。在这种情况下，只有第一客户端16被允许访问存储单元12。被任何一个客户端16、18、20实际使用的数据速率可以低于分配给相应客户端的数据速率。如果相应客户端(例如，第一客户端16)正在运行其中从存储单元12读取数据或将数据写入存储单元12的数据速率发生变化的应用，这可能明显发生。这样的应用可能例如包括从存储单元12读取音频流以及再现编码在音频流中的声音，该音频流具有可变的比特速率。Vorbis Ogg是可变的比特速率音频格式的示例。原则上，通过将客户端执行的任务分解成连续运行的更小的任务，分配给一个客户端(在该示例中，客户端16、18和20)的数据速率可以适配客户端对实际当前数据速率的要求，每个任务都和特定于任务的最小要求数据速率有关。然而，实际上，这种的分解可能不可行，因为在硬件或软件设计阶段，这可能要求大量的附加精力。而且，在客户端发出请求和仲裁单元14许可请求之间可能存在不可忽视的延迟。该延迟可能取决于仲裁单元14的设计，尤其取决于由仲裁单元14提供的决策过程的复杂性，但是这种延迟对实时应用来说可能太长，在这种情况下，将整个任务分解成几个连续运行的子任务可能不是一种选择。实时应用的示例包括记录和再现音频和视频以及监测和控制机械、电子、光学或其它器件，例如，机动车内的传感器。图2图示了数据处理系统10的另一个示例。在所示的示例中，数据处理系统10除了包括图1所示的数据处理系统10的组件外，还包括能使第一客户端16依据其内部数据限制存储单元12和第二客户端18之间的数据流的数据频率的其它电路。为此，第二客户端18可以通过专用的控制线24被直接连接到第一客户端16。例如，控制线24可以被保留以用于信息单元46和数据速率限制单元48之间的通信。控制线24尤其可以旁路仲裁单元14。因此，第二客户端18允许的最大数据速率可以依据第一客户端16要求的最小数据速率被迅速适配。这可能允许第一客户端16例如以高于仲裁单元14分配给第一客户端16的最大数据速率的数据速率从存储单元12读取数据或将数据写入存储单元12。例如，为了提高它本身的数据速率，第一客户端16可能限制第二客户端18的数据速率。第二客户端18可以例如是直接存储访问(DMA)控制器，并且信道的传输数据的开始可以由客户端16生成的限制信号触发并且通过控制线24传输。在所示的示例中，仲裁单元14通过总线22被连接到客户端16、18、20。替选地，仲裁单元14可以被连接在总线22和存储单元12之间。在所示的示例中，第三客户端20以类似于第二客户端18到第一客户端16的连接的方式，通过第二控制线26被直接连接到第二客户端18。因此，第二客户端18被布置为执行第三客户端20的实时控制，以限制存储单元12和第三客户端20之间的数据流的最大允许数据速率。第二客户端18尤其可以被布置为依据第一客户端16要求的数据速率和第二客户端18要求的数据速率限制第三客户端20的数据速率。在所示的示例中，通过控制线24和26的附加数据速率控制可以补充由仲裁单元14提供的基本数据速率控制。在另一个示例中，只有第二客户端18和第三客户端20被布置为将存储访问请求发送到仲裁单元14，并且第一客户端16被布置为以自主方式访问存储单元12。换句话说，第一客户端16可以被布置为在任何时间并以被硬件支持的任何数据速率从存储单元12读取数据或将数据写入存储本文档来自技高网...
【技术保护点】
一种数据处理系统(10)，所述数据处理系统(10)包括存储单元(12)、连接到所述存储单元(12)的第一客户端(16)、和连接到所述存储单元(12)的第二客户端(18)，所述第一客户端(16)包括第一存储访问单元(28)和信息单元(48)，所述第一存储访问单元(28)被布置为以第一数据速率从所述存储单元(12)读取数据或将数据写入所述存储单元(12)，所述信息单元(46)被布置为更新与所述第一数据速率的最小要求值相关的内部数据，所述第二客户端(18)包括第二存储访问单元(34)和数据速率限制单元(48)，所述第二存储访问单元(34)被布置为以第二数据速率从所述存储单元(12)读取数据或将数据写入所述存储单元(12)，所述数据速率限制单元(48)被布置为依据所述内部数据限制所述第二数据速率。
【技术特征摘要】
【国外来华专利技术】1.一种数据处理系统(10)，所述数据处理系统(10)包括存储单元(12)、连接到所述存储单元(12)的第一客户端(16)、和连接到所述存储单元(12)的第二客户端(18)， 所述第一客户端(16)包括第一存储访问单元(28)和信息单元(48)，所述第一存储访问单元(28)被布置为以第一数据速率从所述存储单元(12)读取数据或将数据写入所述存储单元(12)，所述信息单元(46)被布置为更新与所述第一数据速率的最小要求值相关的内部数据， 所述第二客户端(18)包括第二存储访问单元(34)和数据速率限制单元(48)，所述第二存储访问单元(34)被布置为以第二数据速率从所述存储单元(12)读取数据或将数据写入所述存储单元(12)，所述数据速率限制单元(48)被布置为依据所述内部数据限制所述第二数据速率。2.根据权利要求1所述的数据处理系统(10)，所述第一客户端包括一个或多个缓冲器，所述内部数据为至少一个所述缓冲器指示相应缓冲器的填充水平。3.根据权利要求1或2所述的数据处理系统(10)，所述第一存储访问单元(28)被布置为从所述存储单元(12)依序地读取数据分组，所述信息单元(46)被布置为每数据分组至少一次更新所述内部数据。4.根据权利要求3所述的数据处理系统(10)，所述信息单元(46)被布置为基于相应数据分组的大小或基于与相应数据分组相关联的比特速率来更新所述内部数据。5.根据权利要求3或4所述的数据处理系统(10)，所述数据速率限制单元(48)被布置为每数据分组至少一次调整所述第二数据速率的上限。6.根据权利要求3、4或5所述的数据处理系统(10)，所述数据分组形成音频或视频流。7.根据权利要求3至6中的一个所述的数据处理系统(10)，所述第一客户端(16)被布置为依序地生成视频帧，所述第一存储访问单元(28)被布置为每帧读取所述数据分组中的至少一个。8.根据权利要求7所述的数据处理系统(10)，所述第一客户端(16)被布置为通过为在屏幕的像素组集合中的每一个像素组确定像素状态来生成所述帧，所述第一存储访问单元(28)被布置为每像素组读取所述数据分组中的至少一个。9.根据权利要求8所述的数据处理系统(10)，每一个像素组是单个像素或一行像素。10.根据权利要求8或9所述的...
【专利技术属性】
技术研发人员：迈克尔·施陶登迈尔，约西·阿蒙，文森特·奥比诺，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。