具有SiGe沟道的鳍式场效应晶体管及其形成方法技术

本发明专利技术提出一种具有SiGe沟道的鳍式场效应晶体管及其形成方法，其中形成方法包括以下步骤：提供衬底；在衬底之上形成Si鳍形结构；向Si鳍形结构注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层；在SiGe层上形成栅堆叠结构。根据本发明专利技术的形成方法，可以得到具有厚度较薄、质量较好的SiGe沟道区的FinFET，该方法具有简单易行、成本低的优点。

【技术实现步骤摘要】
【专利摘要】本专利技术提出一种，其中形成方法包括以下步骤：提供衬底；在衬底之上形成Si鳍形结构；向Si鳍形结构注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层；在SiGe层上形成栅堆叠结构。根据本专利技术的形成方法，可以得到具有厚度较薄、质量较好的SiGe沟道区的FinFET，该方法具有简单易行、成本低的优点。【专利说明】
本专利技术涉及半导体制造领域，具体涉及一种。
技术介绍
金属-氧化物-半导体场效应晶体管(MOSFET)已经为集成电路行业服务了四十多年。人们专利技术了各种各样的巧妙技术使其特征尺寸不断缩小，但是并没有改变它的基本结构。然而，集成电路设计窗口，包括性能、动态功耗、静态功耗和器件容差，已经缩小到不得不需要专利技术一种新的晶体管结构的地步。随着栅长的不断缩小，MOSFET的转移特性(Ids-Vgs)发生退化，主要表现在两个方面。一是亚阈值斜率变大和阈值电压降低，也就是说，通过降低栅电极电压Vgs不能使得MOS器件关断得很好。另一方面是，亚阈值斜率和阈值电压均对栅长的变化特别敏感，也就是说，MOS器件的工艺容差变得非常差，该现象被称为短沟道效应。一方面为了有效地抑制短沟道效应，研究人员提出了一种器件结构，该器件结构使得半导体沟道仅仅存在于非常靠近栅的地方，能够消除远离栅的所有漏电通道。由于此时该半导体沟道足够地薄，其形状看起来像一条鱼的鳍(Fin)，因而研究人员形象地称其为鳍式场效应晶体管(FinFET)。FinFET器件可以大幅增强栅对沟道的控制能力，有效地抑制了短沟道效应，使其具有驱动电流大、关态电流小、器件开关比闻、成本低、晶体管密度闻等优点。Fin的材料可以采用廉价的体Si衬底或绝缘体上硅衬底(SOI)来加工。另一方面，随着器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素。为了不断提升器件的性能，必须采取措施提高沟道内载流子迁移率，目前业界广泛采用的是应变硅技术。由于应变SiGe具有比Si更高的迁移率，针对M0SFET，可采用SiGe沟道技术，即在沟道区域采用应变SiGe材料，以提升MOSFET器件的电学性能。在沟道区生长SiGe材料时，通常采用的方法为化学气相淀积(CVD)工艺在沟道区选择性生长SiGe薄膜，工艺复杂，质量不易控制，尤其是高Ge含量(Ge含量大于30%)的应变SiGe薄膜的选择性外延工艺，对衬底表面预处理和外延温度有及其严格的要求，工艺窗口窄，且外延设备较为昂贵，成本也较高。
技术实现思路
本专利技术旨在至少在一定程度上解决上述FinFET沟道中难以形成质量好的SiGe薄膜、工艺复杂且生产成本高的问题。本专利技术旨在提出一种简单易行且成本低的。为实现上述目的，根据本专利技术实施例的具有SiGe沟道的鳍式场效应晶体管的形成方法可以包括以下步骤:提供衬底；在所述衬底之上形成Si鳍形结构；向所述Si鳍形结构注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层；在所述SiGe层上形成栅堆叠结构。根据本专利技术上述实施例的具有SiGe沟道的鳍式场效应晶体管的形成方法，可以得到具有厚度较薄、质量较好的SiGe沟道区的FinFET，该方法具有简单易行、成本低的优点。可选地，根据本专利技术实施例的具有SiGe沟道的鳍式场效应晶体管的形成方法还具有如下技术特征:在本专利技术的一个实施例中，还包括:向所述Si鳍形结构注入所述含有Ge元素的原子、分子、离子或等离子体的同时，注入含B或P或As元素的原子、分子、离子或等离子体，以对所述SiGe层进行掺杂。在本专利技术的一个实施例中，通过选择性外延工艺形成所述Si鳍形结构。在本专利技术的一个实施例中，通过光刻和刻蚀工艺形成所述Si鳍形结构，其中，所述衬底是表层为Si材料的衬底。在本专利技术的一个实施例中，所述注入的方法包括离子注入。在本专利技术的一个实施例中，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。在本专利技术的一个实施例中，所述注入的方法包括磁控溅射。在本专利技术的一个实施例中，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。在本专利技术的一个实施例中，还包括:去除所述磁控溅射在所述SiGe层之上形成的Ge薄膜。在本专利技术的一个实施例中，利用对SiGe和Ge具有高腐蚀选择比的溶液清洗以去除所述Ge薄膜。在本专利技术的一个实施例中，所述注入的过程中对所述衬底加热，加热温度为100-900。。。在本专利技术的一个实施例中，还包括，在所述注入之后，对SiGe层退火，退火温度为100-900。。。在本专利技术的一个实施例中，所述SiGe层为应变SiGe层。在本专利技术的一个实施例中，所述应变SiGe层的厚度为0.5_100nm。在本专利技术的一个实施例中，所述应变SiGe层中Ge的原子百分含量小于50%。在本专利技术的一个实施例中，还包括:在栅堆叠结构的两侧形成源和漏。为实现上述目的，根据本专利技术实施例的具有SiGe沟道的鳍式场效应晶体管，包括:衬底；形成在衬底之上的SiGe鳍形沟道区；形成在所述SiGe鳍形沟道区之上的栅堆叠结构；以及形成在所述SiGe鳍形沟道区两侧的源和漏。根据本专利技术实施例的具有SiGe沟道的鳍式场效应晶体管中的鳍形沟道区为厚度较薄，晶体质量较好的SiGe材料，沟道内载流子迁移率高，对于应变SiGe材料，一方面具有比Si更高的空穴迁移率，另一方面当其Ge含量超过20%时，其电子迁移率也比Si高，因此SiGe沟道的FinFET具有成本较低、电学性能良好的优点。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。【专利附图】【附图说明】本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:图1为本专利技术实施例的具有SiGe沟道的鳍式场效应晶体管的形成方法的流程图。图2a为在衬底上形成Si鳍形结构的立体示意图。图2b为在衬底上形成Si鳍形结构的沿沟道方向的剖面图。图3为在SiGe层上形成栅堆叠结构的立体示意图。图4a为源区、漏区与沟道均为SiGe的FinFET的沿沟道方向的剖面图。图4b为源漏区不为SiGe、沟道为SiGe时的FinFET的沿沟道方向的剖面图。【具体实施方式】下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。本专利技术第一方面提出了具有SiGe沟道的鳍式场效应晶体管的形成方法。根据本专利技术实施例的具有SiGe沟道的鳍式场效应晶体管的形成方法，如图1所示，可以包括如下步骤:S1.提供衬底。具体地，提供衬底00。该衬底00可以为Si衬底、Ge衬底、绝缘体上本文档来自技高网...

【技术保护点】
一种具有SiGe沟道的鳍式场效应晶体管的形成方法，其特征在于，包括以下步骤：提供衬底；在所述衬底之上形成Si鳍形结构；向所述Si鳍形结构注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层；在所述SiGe层上形成栅堆叠结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：王敬，肖磊，梁仁荣，许军，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11