栅极驱动电路及栅极驱动方法技术

本发明专利技术提供一种栅极驱动电路及方法。该栅极驱动电路包括：栅极驱动模块（2或2’）及数个多路复用器模块（4或4’），所述多路复用器模块（4或4’）电性连接对应的信号输出端口（20或20’）并且包括低电平输入端（VGL或VGL’）以及用于电性连接Tri-gate架构的面板的第一、第二与第三信号输出端（43、44及45或43’、44’及45’），所述多路复用器模块（4或4’）控制其第一、第二及第三信号输出端（43、44及45或43’、44’及45’）与其低电平输入端（VGL或VGL’）或者所述对应的信号输出端口（20或20’）电性导通/断路。本发明专利技术还提供了相应的栅极驱动方法。本发明专利技术的栅极驱动电路及方法可大幅精简Tri-gate模式栅极驱动器件的数量，使面板边界布线面积缩小。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种栅极驱动电路及方法。该栅极驱动电路包括：栅极驱动模块（2或2’）及数个多路复用器模块（4或4’），所述多路复用器模块（4或4’）电性连接对应的信号输出端口（20或20’）并且包括低电平输入端（VGL或VGL’）以及用于电性连接Tri-gate架构的面板的第一、第二与第三信号输出端（43、44及45或43’、44’及45’），所述多路复用器模块（4或4’）控制其第一、第二及第三信号输出端（43、44及45或43’、44’及45’）与其低电平输入端（VGL或VGL’）或者所述对应的信号输出端口（20或20’）电性导通/断路。本专利技术还提供了相应的栅极驱动方法。本专利技术的栅极驱动电路及方法可大幅精简Tri-gate模式栅极驱动器件的数量，使面板边界布线面积缩小。【专利说明】
本专利技术涉及液晶显示领域，尤其涉及一种。
技术介绍
GOACGate Driver on Array，阵列基板行驱动)技术是将作为栅极开关电路的TFT(Thin Film Transistor,薄膜场效应晶体管)集成于阵列基板上,从而省掉原先设置在阵列基板外的栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。GOA技术是目前 TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)
常用的一种栅极驱动电路技术，其制作工艺简单，具有良好的应用前景。GOA 电路的功能主要包括:利用上一行栅线输出的高电平信号对移位寄存器单元中的电容充电，以使本行栅线输出高电平信号，再利用下一行栅线输出的高电平信号实现复位。请参阅图1，其为现有的GOA搭配Tr1-gate架构的面板的架构示意图。现有的GOA电路主要由若干个移位寄存器单元组成，每个移位寄存器单元对应一条栅线，输出端用于驱动显示面板的像素区，也就是说整个栅极驱动器对应G1, G2,……G3n栅极扫描线，像素区包括采用Tr1-gate (三维晶体管)设计而阵列排布的多个像素单元，每个像素单元包括R，G，B三种颜色，源极驱动器通过数据线S1, S2,……Sm向各个像素单元输出数据信号。Tr1-gate (三维晶体管)技术是一种特殊的堆叠架构，是在三栅极导电通道三面添加“垂直尾翼结构”，排除多余热量，通过高组合栅绝缘体和应变硅，为移动设备提供更长的电池寿命和更好的性能。通过采用GOA搭配Tr1-gate架构的面板，可以让栅极扫描线的数目增加3倍，借此降低源极驱动器(source driver)的数据线的数目，使源极驱动器的成本下降，将该Tr1-gate技术与GOA技术结合起来,可实现单一晶片的目的。然而，GOA的一个单元(cell)通常是由数个TFT与电容组成，例如7T2C，电容在布线上会占掉一些面积，若再搭配应用Tr1-gate架构的面板，整个GOA的单元数目就要变成原来的三倍，将会使得面板的边界布线(layout)面积变大。另一方面，多路复用技术是指在数据通信系统或计算机网络系统中，传输媒体的带宽或容量往往超过传输单一信号的需求，为了有效地利用通信线路，希望一个信道同时传输多路信号。采用多路复用技术能把多个信号组合起来在一条物理信道上进行传输，在远距离传输时可大大节省电缆的安装和维护费用。
技术实现思路
本专利技术的目的在于提供一种栅极驱动电路，具有多路复用器模块，能够减少TFT-1XD边界布线的面积和GOA器件数量，且能正常驱动栅极线。本专利技术的另一目的在于提供一种栅极驱动方法，能够减少TFT-LCD边界布线的面积和GOA器件数量，且能正常驱动栅极线。为实现上述目的，本专利技术提供一种栅极驱动电路，包括:具有数个信号输出端口的栅极驱动模块及数个多路复用器模块，每个所述多路复用器模块电性连接对应的信号输出端口并且包括低电平输入端以及用于电性连接Tr1-gate架构的面板的第一、第二与第三信号输出端，每个所述多路复用器模块控制其第一、第二及第三信号输出端与其低电平输入端或者所述对应的信号输出端口电性导通/断路；当驱动所述Tr1-gate架构的面板时，所述多路复用器模块控制其第一、第二与第三信号输出端交替与所述对应的信号输出端口电性导通，并且控制未与所述对应的信号输出端口电性导通的其第一、第二或第三信号输出端与其低电平输入端电性导通。其中，所述栅极驱动模块为GOA模块。其中，所述多路复用器模块包括第一多路复用器单元，第二多路复用器单元及第三多路复用器单元；所述第一多路复用器单元包括第一晶体管和第二晶体管，所述第一晶体管具有第一栅极、第一源极及第一漏极，所述第二晶体管具有第二栅极、第二源极及第二漏极，所述第一源极电性连接至所述栅极驱动模块的信号输出端口，所述第一栅极电性连接至第二栅极，第二漏极电性连接所述低电平输入端，所述第一漏极与第二源极及第一信号输出端电性连接；所述第二多路复用器单元包括第三晶体管和第四晶体管，所述第三晶体管具有第三栅极、第三源极及第三漏极，所述第四晶体管具有第四栅极、第四源极及第四漏极，所述第三源极电性连接至所述栅极驱动模块的信号输出端口，所述第三栅极电性连接至第四栅极，第四漏极电性连接所述低电平输入端，所述第三漏极与第四源极及第二信号输出端电性连接；所述第三多路复用器单元包括第五晶体管和第六晶体管，所述第五晶体管具有第五栅极、第五源极及第五漏极，所述第六晶体管具有第六栅极、第六源极及第六漏极，所述第五源极电性连接至所述栅极驱动模块的信号输出端口，所述第五栅极电性连接至第六栅极，第六漏极电性连接所述低电平输入端，所述第五漏极与第六源极及第三信号输出端电性连接；所述第一晶体管、第三晶体管、及第五晶体管均为N型MOS管，所述第二晶体管、第四晶体管、及第六晶体管均为P型MOS管。其中，当驱动所述Tr1-gate架构的面板时，所述多路复用器模块为控制其第一、第二与第三信号输出端交替与所述对应的信号输出端口电性导通，并且控制未与所述对应的信号输出端口电性导通的其第一、第二或第三信号输出端与其低电平输入端电性导通，控制信号EN_R输入所述第一栅极及第二栅极，控制信号EN_G输入所述第三栅极及第四栅极，控制信号EN_B输入所述第五栅极及第六栅极。其中，所述第一、第二与第三多路复用器单元为低温多晶硅TFT。其中，所述多路复用器模块包括第一、第二及第三多路复用器单元；所述第一多路复用器单元包括第一晶体管和第二晶体管，所述第一晶体管具有第一栅极、第一源极及第一漏极，所述第二晶体管具有第二栅极、第二源极及第二漏极，所述第一源极电性连接至所述栅极驱动模块的信号输出端口，所述第一栅极电性连接至第二栅极，第二漏极电性连接所述低电平输入端，所述第一漏极与第二源极、第一信号输出端电性连接；所述第二多路复用器单元包括第三晶体管和第四晶体管，所述第三晶体管具有第三栅极、第三源极及第三漏极，所述第四晶体管具有第四栅极、第四源极及第四漏极，所述第三源极电性连接至所述栅极驱动模块的信号输出端口，所述第三栅极电性连接至第四栅极，第四漏极电性连接所述低电平输入端，所述第三漏极与第四源极、第二信号输出端电性连接；所述第三多路复用器单元包括第五晶体管和第六晶体管，所述第五晶体管具有第五栅极、第五源本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，包括：具有数个信号输出端口（20或20’）的栅极驱动模块（2或2’）及数个多路复用器模块（4或4’），每个所述多路复用器模块（4或4’）电性连接对应的信号输出端口（20或20’）并且包括低电平输入端（VGL或VGL’）以及用于电性连接Tri‑gate架构的面板的第一、第二与第三信号输出端（43、44及45或43’、44’及45’），每个所述多路复用器模块（4或4’）控制其第一、第二及第三信号输出端（43、44及45或43’、44’及45’）与其低电平输入端（VGL或VGL’）或者所述对应的信号输出端口（20或20’）电性导通/断路；当驱动所述Tri‑gate架构的面板时，所述多路复用器模块（4或4’）控制其第一、第二与第三信号输出端（43、44及45或43’、44’及45’）交替与所述对应的信号输出端口（20或20’）电性导通，并且控制未与所述对应的信号输出端口（20或20’）电性导通的其第一、第二或第三信号输出端（43、44及45或43’、44’及45’）与其低电平输入端（VGL或VGL’）电性导通。

【技术特征摘要】

【专利技术属性】
技术研发人员：李冀翔，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44