一种用于芯片ESD保护的抗噪声结构制造技术

本发明专利技术涉及电子技术领域，具体的说是涉及一种用于芯片ESD保护的抗噪声结构。本发明专利技术提出的一种用于芯片ESD保护的抗噪声结构对于提高芯片上电后的抗噪声能力有积极效果。该结构通过对传统LVTSCR结构增加抗噪声网络，不但不影响芯片在不上电时的ESD泄放能力，又能在芯片上电工作以后防止由噪声干扰带来的不良后果。本发明专利技术尤其适用于芯片ESD保护。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及电子
，具体的说是涉及一种用于芯片ESD保护的抗噪声结构。本专利技术提出的一种用于芯片ESD保护的抗噪声结构对于提高芯片上电后的抗噪声能力有积极效果。该结构通过对传统LVTSCR结构增加抗噪声网络，不但不影响芯片在不上电时的ESD泄放能力，又能在芯片上电工作以后防止由噪声干扰带来的不良后果。本专利技术尤其适用于芯片ESD保护。【专利说明】—种用于芯片ESD保护的抗噪声结构
本专利技术涉及电子
,具体的说是涉及一种用于静电泄放(ElectrostaticDischarge，简称为ESD)保护技术；更确切的说是一种通过对LVTSCR(即:低电压触发可控硅整流器)并联抗噪声环路，从而使芯片在上电后免于噪声干扰的新型ESD保护结构。
技术介绍
静电放电是一种古老而又普遍的现象，人们在日常生活中随时可能遇到静电。虽然静电对人体基本没有太大的危害，但是对于脆弱的集成电路芯片来讲其危害却是致命的。它可会瞬间产生很大的电流，对集成电路芯片内部造成很大损害。据统计，半导体制造业每年因静电泄放所造成的经济损失达数十亿美元。因此，ESD防护设计，也成为本文档来自技高网...

【技术保护点】
一种用于芯片ESD保护的抗噪声结构，其特征在于，包括P型衬底(1)、位于P型衬底(1)上层的埋氧层(34)和位于埋氧层(34)上层的P型外延层(03)；其中，P型外延层(03)中部纵向设置有第一隔离槽(33)将P型外延层(03)隔离为两个部分；第一隔离槽(33)一侧的P型外延层(03)中设置有第一N阱(02)、第一N+区(24)、第一P+区(13)、第二N+区(25)、第三N+区(26)和第二P+区(14)；第一N阱(02)位于P型外延层(03)的上层，其一侧与第一隔离槽(33)连接；第一N+区(24)与第一P+区(13)侧面相连接并位于第一N阱(02)上层，第一N+区(24)的一侧与第一隔离...

【技术特征摘要】

【专利技术属性】
技术研发人员：乔明，齐钊，张昕，文帅，马金荣，曲黎明，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51