降低HEMT器件欧姆接触电阻的方法技术

本发明专利技术公开了一种降低HEMT器件欧姆接触电阻的方法，涉及氮化物的制备方法技术领域。所述方法包括以下步骤：1）外延结构生长，依次在衬底上形成GaN层和势垒层；2）在势垒层的上表面生长SiO2层；3）在漏源欧姆区域刻蚀SiO2层至势垒层的上表面；4）在源漏欧姆区域刻蚀GaN材料，刻蚀至GaN层和势垒层异质结界面以下，而后使用高温退火炉在纯氮气氛或真空气氛中进行退火处理；5）在源漏欧姆区域二次外延n型重掺杂GaN材料；6）腐蚀掉势垒层上表面剩余的SiO2。所述方法改善了n型重掺杂GaN与GaN异质结侧壁的欧姆接触，降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种降低HEMT器件欧姆接触电阻的方法，涉及氮化物的制备方法
。所述方法包括以下步骤：1）外延结构生长，依次在衬底上形成GaN层和势垒层；2）在势垒层的上表面生长SiO2层；3）在漏源欧姆区域刻蚀SiO2层至势垒层的上表面；4）在源漏欧姆区域刻蚀GaN材料，刻蚀至GaN层和势垒层异质结界面以下，而后使用高温退火炉在纯氮气氛或真空气氛中进行退火处理；5）在源漏欧姆区域二次外延n型重掺杂GaN材料；6）腐蚀掉势垒层上表面剩余的SiO2。所述方法改善了n型重掺杂GaN与GaN异质结侧壁的欧姆接触，降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。【专利说明】降低HEMT器件欧姆接触电阻的方法
本专利技术涉及氮化物的制备方法
，尤其涉及降低HEMT器件欧姆接触电阻的方法。
技术介绍
GaN材料作为第三代半导体材料的代表,是继S1、GaAs材料之后出现的一种重要半导体材料，由于其具有大禁带宽度、高临界场强、高载流子饱和速度以及耐高温抗辐照等优良特性，受到人们的广泛关注。其中GaN基异质结(如AlGaN/GaN和InAl/GaN等)高电子迁移率场效应晶体管(HEMT)在微波及毫米波领域所展示出来的优异性能，使得国内外对其进行了广泛而深入的研究，经过近些年来的努力，GaN基HEMT器件性能和稳定性得到了巨大提升。在GaN基HEMT器件的制造工艺过程中，源漏欧姆接触工艺是关键技术之一，直接影响着器件的频率和功率性能。源漏欧姆接触工艺广泛采用真空蒸发、溅射沉积等方法，在GaN基异质结材料表面堆叠钛/铝/镍/金(Ti/Al/Ni/Au)多层金属体系，而后高温合金形成欧姆接触。在高温合金过程中，金属与氮化物发生反应，生成氮化钛(TiN)和铝钛氮(AlTi2N),从而获得了低的欧姆接触电阻率，同时Ti和Al之间也形成了 TiAl3金相的钛铝合金，进一步降低了欧姆接触电阻率。对于被广泛采用的Ti/Al/Ni/Au多层金属体系，其合金温度一般高达700-950°C甚至更高，退火温度过高或过低、时间过长或过短都会大大影响欧姆接触的性能，而且，金属比例和金属层厚度对欧姆接触影响也很大。与GaN直接接触的Ti金属层也有被复合金属层(如Ti/Al/Ti/Al/Ti/Al等多层金属)替代以降低欧姆接触，改善欧姆表面形貌。但是从现有结果来看，上述这些方法都需要高温合金，合金后的表面形貌和边缘整齐度并不理想，有待改进。此外，还有通过源漏区域离子注入以实现低欧姆接触和良好的表面形貌，但该工艺需要高温激活注入的离子，而且注入过程中会有横向扩散，造成GaN材料的损伤。目前，如图9所示，在欧姆接触区二次外延生长η型重掺杂GaN以降低欧姆接触电阻率和改善表面形貌已成为近几年国际上的新型工艺。由于再生长的η型重掺杂GaN体浓度一般要高于I X IO19Cm-3,因此，源漏金属与η型重掺杂GaN之间不需要合金即可获得良好的欧姆接触。该工艺可以实现非合金的欧姆接触，大大提高了欧姆接触表面及边缘形貌，并可以实现源漏栅的自对准工艺。二次外延生长η型重掺杂GaN大都采用分子束外延(MBE)方法外延实现，但也有人采用金属有机化学气相沉积(MOCVD)方法。该方法实现的欧姆接触电阻主要包括金属与η型重掺杂GaN间的接触电阻、η型重掺杂GaN的体电阻以及η型重掺杂GaN与GaN异质结侧壁的接触电阻。η型重掺杂GaN的体电子浓度直接影响着金属与η型重掺杂GaN间的接触电阻以及η型重掺杂GaN的体电阻，而η型重掺杂GaN与GaN异质结侧壁接触的好坏直接影响着η型重掺杂GaN与GaN异质结侧壁的接触电阻，该接触电阻对整体欧姆接触影响最大。因此，有效降低η型重掺杂GaN与GaN异质结侧壁的接触电阻对减小整体欧姆接触有着重要的意义。
技术实现思路
本专利技术所要解决的技术问题是提供一种降低HEMT器件欧姆接触电阻的方法，所述方法改善了 η型重掺杂GaN与GaN异质结侧壁的欧姆接触，降低了 η型重掺杂GaN与GaN异质结侧壁的接触电阻。为解决上述技术问题，本专利技术所采取的技术方案是:一种降低HEMT器件欧姆接触电阻的方法，其特征在于包括以下步骤: 1)外延结构生长，依次在衬底上形成GaN层和势垒层； 2)在势垒层的上表面生长SiO2层； 3)利用反应离子刻蚀设备在漏源欧姆区域刻蚀SiO2层至势垒层的上表面； 4)利用电感耦合等离子体刻蚀设备在源漏欧姆区域刻蚀GaN材料，刻蚀至GaN层和势垒层异质结界面以下，而后使用高温退火炉进行退火处理； 5)利用MBE或MOCVD设备在源漏欧姆区域二次外延η型重掺杂GaN材料； 6)腐蚀掉势垒层上表面剩余的SiO2，得到未生长漏源电极的HEMT器件。优选的，所述势垒层的使用材料为AlGaN、InAlN或A1N。优选的，所述SiO2层厚度为20_300nm。更优选的，所述SiO2层厚度为150nm。优选的，在步骤4)中需刻蚀至GaN层和势垒层异质结界面以下40±10nm处。优选的，在步骤4)中需刻蚀至GaN层和势垒层异质结界面以下40nm处。优选的，在步骤4)中，使用退火炉在纯氮气氛或真空气氛中对上述器件进行退火处理，退火温度为300-800°C，退火时间为0.5-3分钟。更优选的，在步骤4)中退火温度为450°C，退火时间为2分钟 优选的，在步骤5)中二次外延η型重掺杂GaN材料的厚度需超过异质结界面。更优选的，在步骤5)中二次外延η型重掺杂GaN材料的厚度高于异质结界面50nmo采用上述技术方案所产生的有益效果在于:经过实验发现，通过热退火处理以后，器件的欧姆接触电阻从0.52 W.mm降低至0.42 W.mm左右，接触电阻值有着明显的降低，说明热退火处理改善了 η型重掺杂GaN与GaN异质结侧壁的接触，从而降低了 η型重掺杂GaN与GaN异质结侧壁的接触电阻。此外，本专利技术中的退火技术是在蒸发源漏接触金属之前，因此，不会影响源漏欧姆接触的表面形貌。【专利附图】【附图说明】下面结合附图和【具体实施方式】对本专利技术作进一步详细的说明。图1是本专利技术经过步骤I)处理后的结构示意图； 图2是图1经过步骤2)处理后的结构示意图； 图3是图2经过步骤3)处理后的结构示意图； 图4是图3经过步骤4)处理后的结构示意图； 图5是图4经过步骤5)处理后的结构示意图； 图6是图5经过步骤6)处理后的结构示意图； 图7是现有技术利用线性传输模型计算得到的未经过退火处理样品的欧姆接触电阻曲线图； 图8是本专利技术利用线性传输模型计算得到的经过退火处理样品的欧姆接触电阻曲线图； 图9是现有技术二次外延生长η型重掺杂GaN欧姆接触结构示意图。【具体实施方式】下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面本文档来自技高网...

【技术保护点】
一种降低HEMT器件欧姆接触电阻的方法，其特征在于包括以下步骤：1）外延结构生长，依次在衬底上形成GaN层和势垒层；2）在势垒层的上表面生长SiO2层；3）利用反应离子刻蚀设备在漏源欧姆区域刻蚀SiO2层至势垒层的上表面；4）利用电感耦合等离子体刻蚀设备在源漏欧姆区域刻蚀GaN材料，刻蚀至GaN层和势垒层异质结界面以下，而后使用高温退火炉进行退火处理；5）利用MBE或MOCVD设备在源漏欧姆区域二次外延n型重掺杂GaN材料；6）腐蚀掉势垒层上表面剩余的SiO2，得到未生长漏源电极的HEMT器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕元杰，冯志红，王元刚，徐鹏，尹甲运，敦少博，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北;13