由悬空硅进行电介质隔离的FINFET及其制造方法技术

公开了一种改进的finFET和使用悬空硅工艺流程的制造方法。在为了进行悬空硅（SON）工艺在鳍下面形成空腔期间，氮化物间隔物保护鳍的侧面。可流动氧化物填充这些空腔，以在鳍下形成绝缘电介质层。

【技术实现步骤摘要】
由悬空硅进行电介质隔离的FINFET及其制造方法
本专利技术总体地涉及半导体制造，更具体地，涉及由悬空硅进行电介质隔离的FINFET及其制造方法。
技术介绍
随着将集成电路(IC)不断最小化的趋势，需要在使晶体管的尺寸不断变小的情况下使其具有更高的驱动电流。随着装置尺寸继续缩小，鳍式场效晶体管(FinFET)技术变得更加普及了。绝缘体上硅(SOI)finFET装置具有良好的电性能。但是，制造成本高。与SOIfinFET相比，在鳍(fin)与衬底之间没有绝缘体膜的体状(bulk)finFET具有较低的制造成本。但是，体状finFET很容易有漏电流，这会减低电性能。因此希望具有改进的finFET及其制造方法。
技术实现思路
在本专利技术的一个方面中，提供一种半导体结构。所述结构包括：半导体衬底；绝缘体层，置于所述半导体衬底之上；多个半导体鳍，置于所述绝缘体层上；以及多个嵌入式间隔物，置于与各个鳍相邻的绝缘体层中。在本专利技术的另一个方面中，提供一种形成半导体结构的方法。所述方法包括：在半导体衬底上形成牺牲层；在牺牲层上形成鳍；在半导体衬底上形成浅沟槽隔离区，其中，所述浅沟槽隔离区被置于各个鳍之间；在鳍上形成间隔物；使浅沟槽隔离区凹陷(recessing)；去除所述牺牲层，从而在所述半导体结构中形成孔洞(void)；在孔洞中沉积绝缘体层，其中，所述绝缘体层部分地覆盖所述间隔物，留下所述间隔物的暴露部分；以及去除所述间隔物的所述暴露部分。在本专利技术的另一个方面中，提供一种形成半导体结构的方法。所述方法包括：在半导体衬底上形成鳍，其中，所述鳍具有侧面；在各个鳍的侧面上形成间隔物；在第一组鳍上形成掩模区域，并且使第二组的鳍无掩模(unmask)；在无掩模鳍中的各个鳍之间的半导体衬底中形成空腔(cavity)；使用底切蚀刻(undercutetch)来扩展无掩模鳍中的各个鳍之间的每个空腔；使用绝缘体材料来填充无掩模鳍中的各个鳍之间的每个空腔；在第一组鳍中的各个鳍之间的半导体衬底中形成空腔；使用底切蚀刻来扩展第一组鳍中的各个鳍之间的每个空腔；使用绝缘体材料来填充第一组鳍中的各个鳍之间的每个空腔。附图说明在结合附图考虑下面的描述时，本专利技术的结构、操作和优点将变得更加清楚。这些图应当是示例性的，而不是限制性的。为了说明清楚，一些图中的某些元素可以被省略或者不按比例地示出。截面图可以是“片状的”或“近视的(near-sighted)”截面图的形式，为了说明清楚，省略了某些背景线，否则这些背景线在“真实的”截面图中是可见的。通常，在附图中的各个图中，类似的元素可以由类似的附图标记来表示，在这种情况中，通常最后两个有效数字可以相同，最有效的数字是附图的编号。此外，为了清楚起见，在某些图中，一些附图标记可以被省略。图1示出本专利技术的实施例的在起始点处的半导体结构的侧视图。图2示出在鳍形成的后续处理步骤之后的半导体结构。图3示出在沉积浅沟槽隔离区的后续处理步骤之后的半导体结构。图4示出在沉积栅极电介质层的后续处理步骤之后的半导体结构。图5示出在形成栅极区域的后续处理步骤之后的半导体结构。图6示出在间隔物形成的后续处理步骤之后的半导体结构的俯视图。图7示出沿着线B-B’的图6的实施例的侧视图。图8示出在使浅沟槽隔离区凹陷的后续处理步骤之后的半导体结构。图9示出在去除牺牲层的后续处理步骤之后的半导体结构。图10示出在沉积电介质层的后续处理步骤之后的半导体结构。图11示出在使间隔物凹陷的后续处理步骤之后的半导体结构。图12示出在鳍合并的后续处理步骤之后的半导体结构。图13示出类似于图12中示出的半导体结构的半导体结构的俯视图。图14示出本专利技术的可替换实施例的在起始点处的半导体结构的侧视图。图15示出类似于图14中示出的半导体结构的半导体结构的俯视图。图16示出在对第一组鳍进行掩模的后续处理步骤之后的半导体结构。图17示出沿着线B-B’观看到的类似于图16的半导体结构的半导体结构的侧视图。图18示出进行蚀刻以形成与无掩模鳍相邻的空腔的后续处理步骤之后的半导体结构。图19和图19A示出进行底切蚀刻的后续处理步骤之后的半导体结构。图20示出在沉积绝缘体层的后续处理步骤之后的半导体结构。图21示出在从第一组鳍去除掩模的后续处理步骤之后的半导体结构。图22示出包括在第一组鳍下形成绝缘体层的后续处理步骤之后的半导体结构。图23示出利用根据本专利技术实施例的装置的电路的俯视图。图24是指示根据本专利技术实施例的方法的处理步骤的流程图。图25是指示根据本专利技术的可替换实施例的方法的处理步骤的流程图。具体实施方式悬空硅(SON)是形成介电隔离硅鳍的常用方法。在当前的SON处理流程中的一个实际的问题是，当去除牺牲层以形成要填充电介质的空腔时硅鳍损耗的问题。即使当使用选择性的蚀刻技术时，这些技术也不是完全选择性的，因此，发生鳍蚀刻，导致鳍材料的损耗。该损耗限制了可以与当前的SON处理流程一起使用的鳍装置的临界尺寸。在本公开内，当诸如层、区域、衬底或晶片的元素被提及在另一个元素“上”或“之上”时，该元素可以直接在另一个元素上，或者，也可以存在中间元素。相反地，当元素被提及“直接”在另一个元素“上”或“之上”时，不存在中间元素。还将会理解，当元素被提及与另一个元素“连接”或“耦接”时，其可以与另一个元素直接连接或耦接，或者，可以存在中间元素。相反地，当元素被提及与另一个元素“直接连接”或“直接耦接”时，不存在中间元素。图1示出本专利技术实施例的在起始点处的半导体结构100的侧视图。半导体结构100包含厚度为S的半导体衬底102。半导体衬底102可以包括硅。牺牲层104毯状沉积(blanketdeposited)在半导体衬底102之上。牺牲层104可以包括硅锗(SiGe)。第二半导体层106毯状沉积在牺牲层104之上。第二半导体层106也可以包括硅。图2示出在鳍形成的后续处理步骤之后的半导体结构200。如之前所述，在附图中的各个图中，类似的元素可以由类似的附图标记来表示，在这种情况中，通常最后两个有效数字可以相同。例如，图2的半导体衬底202类似于图1中的半导体衬底102。使用标准图案化和蚀刻技术，形成鳍206。各个鳍206被置于牺牲区域204上。在实施例中，鳍206包括硅，牺牲区域204包括SiGe。半导体衬底被凹陷为厚度R，其中，R小于原始的半导体衬底厚度S。在某些实施例中，R比S小5到10纳米。图3示出在沉积浅沟槽隔离区308的后续处理步骤之后的半导体结构300。浅沟槽隔离(STI)区308可以包括氧化物。在沉积了浅沟槽隔离材料后，可以对其进行平坦化(例如，经由化学机械抛光处理)，并且使其凹陷，从而使得STI区域308的顶部在牺牲区域304的底部之上且在牺牲区域304的顶部之下。STI区域308被置于鳍间区域(各个鳍之间的区域)中的半导体衬底302上。图4示出在沉积栅极电介质层410的后续处理步骤之后的半导体结构400。栅极电介质层410可以包括氧化物，包括但并不限于氧化硅和氧化铪。图5示出在形成栅极区域512的后续处理步骤之后的半导体结构500。在某些实施例中，栅极区域512包括多晶硅。在某些实施例中，替代金属栅极(RMG)处理可以被用来在将来的处理步骤中使用金属栅极来替代多本文档来自技高网...

【技术保护点】
一种半导体结构，包括：半导体衬底；绝缘体层，置于所述半导体衬底之上；多个半导体鳍，置于所述绝缘体层上；以及多个嵌入式间隔物，置于与各个鳍相邻的所述绝缘体层中。

【技术特征摘要】
2013.01.09 US 13/737,0021.一种FINFET中的半导体结构，包括：半导体衬底；绝缘体层，置于所述半导体衬底之上；多个半导体鳍，置于所述绝缘体层上；以及多个嵌入式间隔物，置于与各个鳍相邻的所述绝缘体层中，其中，绝缘体层在直接位于所述多个半导体鳍中的各个鳍下的鳍下区域中具有第一厚度，在位于所述多个半导体鳍中的各个鳍之间的鳍间区域中具有第二厚度，其中，第一厚度大于第二厚度；其中，在鳍下区域中的绝缘体层延伸到鳍间区域中的绝缘体层之上；其中，在鳍下区域中的绝缘体层延伸到鳍间区域中的绝缘体层之下；其中，所述绝缘体层由仅一个沉积处理所形成的一种材料构成。2.根据权利要求1所述的半导体结构，还包括置于鳍间区域中的半导体衬底上的浅沟槽隔离区。3.根据权利要求1所述的半导体结构，其中，第一厚度在第二厚度的2倍大到4倍大之间。4.根据权利要求1所述的半导体结构，其中，嵌入式间隔物包括氮化物，并且绝缘体层包括氧化物。5.根据权利要求1所述的半导体结构，其中，嵌入式间隔物包括氮化物，并且绝缘体层包括旋涂玻璃。6.根据权利要求1所述的半导体结构，还包括置于该半导体结构上的栅极区域。7.根据权利要求6所述的半导体结构，其中，栅极区域包括多晶硅。8.根据权利要求6所述的半导体结构，其中，栅极区域包括金属。9.根据权利要求6所述的半导体结构，还包括置于所述多个半导体鳍上并且与所述多个半导体鳍直接物理接触的外延硅区域。10.一种用于形成半导体结构的方法，包括：在半导体衬底上形成牺牲层；在牺牲层上形成鳍；在半导体衬底上形成浅沟槽隔离区，其中，所述浅沟槽隔离区被置于各个鳍之间；在鳍上形成间隔物；使浅沟槽隔离区凹陷；去除所述牺牲层，从而在所述半导体结构中形成孔洞；在孔洞中沉积绝缘体层，其中，所述绝缘体层部分地覆盖所述间隔物，留下所述间隔物的暴露部分；以及去除所述间隔物的所述暴露部分。11.根据权利要求10所述的方法，还包括直接在鳍上生长外延区域。12.根据权利要求10所述的方法，其中，在半导体衬底上形成牺牲层包括形成SiGe层。13.根据权利要求10所述的方法，还包括在孔洞中沉积绝缘体层后执行致密化退火。14.根据...

【专利技术属性】
技术研发人员：程慷果，B·S·哈伦，S·波诺斯，T·E·斯坦达耶尔特，T·亚马施塔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US