【技术实现步骤摘要】
【国外来华专利技术】专利
本专利技术涉及一种在衬底上生长III-V外延层的方法、一种包括衬底的半导体结构、包括这样的半导体结构的设备、和电路。技术背景诸如例如HEMT等的III-V族设备,包括在两个有源层之间,例如在GaN层和AlGaN层之间的2DEG(二维电子气)。已知这一2DEG源自导致材料内电荷分离的自发极化和压电极化。在这种类型的大多数已知设备中,由于材料的特性,2DEG出现在零栅偏压处。例如,具有形成在AlGaN阻挡层顶部的触点的GaN FET设备是常开设备。假设在外延结构顶部形成触点不会大幅改变异质结构中的极化电荷,使得如果在形成触点前2DEG就存在,则在处理之后它将仍在那里。要求在栅极上施加被称为阈值电压的特定的负电压,以便通过电容耦合耗尽该2DEG。通过把负电压施加到栅极,可夹断电子沟道。这一负电压通常低于负阈值电压(Vth),通常在-2V和-8V之间。这些晶体管工作在耗尽模式操作,这意味着必须耗尽沟道才能使晶体管截止。对于诸如例如功率开关或集成逻辑等的某些应用,负极性栅极电源是不期望的。在这样的情况中,栅极控制需要以这样的方式工作:如果控制电路出于任何原因失效,则在源极和漏极之间不存在电连接。例如具有阈值电压Vth>0的FET设备是常关设备。在零栅极电压处,所以在没有栅极控制时,不存在传导电流的沟道。这些晶体管工作在增强模式(E模式)。为了制成常关设备,即其中当栅极接地或浮动时没有电流可在源极和漏极 ...
【技术保护点】
一种制造半导体III‑V结构的方法,包括提供有源层,提供用作所述有源层的掩膜的保护层叠层,包括III‑V蒸发层,其中,所述蒸发层优选地具有2‑10nm厚的厚度,例如5nm,位于所述蒸发层顶部的III‑V蚀刻停止层,以及位于所述蚀刻停止层顶部的掩膜层。
【技术特征摘要】
【国外来华专利技术】2011.07.18 GB 1112330.41.一种制造半导体III-V结构的方法,包括
提供有源层,
提供用作所述有源层的掩膜的保护层叠层,包括
III-V蒸发层,其中,所述蒸发层优选地具有2-10nm厚的厚度,例如5nm,
位于所述蒸发层顶部的III-V蚀刻停止层,以及
位于所述蚀刻停止层顶部的掩膜层。
2.如权利要求1所述的方法,其特征在于,
所述III-V蒸发层包括N、P、As中的一种或多种、以及B、Al、Ga、In、
和Tl中的一种或多种,优选地为GaN,和/或
所述III-V蚀刻停止层包括N、P、As中的一种或多种、以及B、Al、Ga、
In、和Tl中的一种或多种,优选地为AlGaN,和/或
所述蚀刻停止层具有0.3nm–100nm的厚度,优选地为从1nm到10nm,
例如2-5nm,和/或
所述掩膜层包括Si、Al、O、和N中的一种或多种,优选地为SiN,和/
或
所述掩膜层具有1-500nm的厚度,优选地为从30nm到400nm,更优选
地为从50nm到300nm,例如从100nm到200nm。
3.如权利要求1或2所述的方法,其特征在于,设置栅极通过位于所述
有源层上的所述保护层叠层,其中,所述栅极包括III-V材料,优选地为p型
III-V材料,且其中,优选地选择性地且外延地再生长所述栅极。
4.如权利要求3所述的方法,其特征在于,在所述栅极p型III-V材料上
形成欧姆接触。
5.如权利要求3或4所述的方法,其特征在于,通过MOCVD进行所述
再生长。
6.如权利要求1-5中任一项所述的方法,其特征在于,在所述掩膜层顶部
提供光致抗蚀剂掩膜,且界定、优选光刻地界定栅极区域。
7.如权利要求1-6中任一项所述的方法,其特征在于,所述栅极包括N、
P、As中的一种或多种、以及B、Al、Ga、In、和Tl中的一种或多种,优选地
为p型AlGaN。
8.如权利要求1-7中任一项所述的方法,其特征在于,进一步包括
-提供衬底,例如Si、SiC、Ge、绝缘体上的Si、绝缘体上的Ge、蓝宝石
衬底及其组合,优选地为诸如<111>Si衬底等的Si衬底,以及
-其中,通过位于所述衬底顶部的外延III-V半导电层叠层来设置所
述有源层,包括:
-第一有源III-V层,优选地为III-N层,以及
-第二有源III-V层,优选地为III-N层。
9.如权利要求8所述的方法,其特征在于,
所述第一有源III-V层具有20-500nm的厚度,优选地为从30nm到300nm,
更优选地为从50nm到250nm,例如从100nm到150nm,和/或
所述第二有源III-V层具有10-100nm的厚...
【专利技术属性】
技术研发人员:J·德鲁恩,S·迪格鲁特,M·杰曼,
申请(专利权)人:埃皮根股份有限公司,
类型:发明
国别省市:比利时;BE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。