本发明提供了一种选择幸存路径累计度量位宽并防止幸存路径累计度量溢出的方法，包括：分支度量值正数化处理步骤，其通过在分支度量上加上一个统一的正值，使后面计算得到的累计度量值恒定为正数；选择幸存路径存贮合理位宽ｗ＿ｄｉｓ的步骤；以及，确定防...

本发明公开了一种逐次逼近的模数转换电路，所述比较器模块为一窗口比较器，该窗口比较器包括一第一比较器和第二比较器，以及一对开关；所述第一比较器对输出的信号和一参考信号比较一次，第一比较器的负端和第二比较器的正端接到电容和开关阵列的开关信号...

本发明涉及一种Ｒｅｅｄ－Ｓｏｌｏｍｏｎ码解码器（１２），包括从输入到输出依次电连接的伴随式计算模块、ＭＥＡ算法模块（２２）、钱搜索模块（２３）、福尼算法模块（２４）和纠错输出模块（２５）以及输入端与所述纠错输出模块之间的数据缓冲模块（２...

本发明公开了一种实现高速模／数转换的装置及其方法，该装置包括：Ｎ个低速模／数转换器、一个时钟控制单元及一个数据合成单元，Ｎ值大于等于２；时钟控制单元用于产生在所用低速模／数转换器采样频率范围内的、频率相同但相位不同的Ｎ路采样时钟信号，并...

本发明涉及一种双二进制ＣＴＣ译码装置，包括连接输入端的总体输入ＦＩＦＯ模块（３１）、连接输出端的总体输出ＦＩＦＯ模块（３２），并行级联的译码核心模块（１），通过输入端上的译码数据存储器（３５）与所述总体输入ＦＩＦＯ模块连接并通过输出端上...

本发明公开了一种实现维特比译码路径度量归一化的方法，包括如下步骤：设置存储路径度量值存储单元的位宽比任意两条路径的最大距离大２ｂｉｔ；进行维特比译码，计算、累加路径度量值时，将全部的路径度量值转换为正数，比较选择单元按照无符号数进行比较...

本发明公开了一种测试数模转换芯片的数模转换功能的方法和装置，首先控制所述数模转换芯片的数字输入端的输入来提取所述数模转换芯片的模拟输出电压；然后对所述模拟输出电压和基准电压进行电压比较，输出电压比较结果；最后根据所述电压比较结果判断所述...

本发明公开了一种Ｔｕｒｂｏ码的有限长度循环缓存的速率匹配方法，包括以下步骤：对输入信息块的数据比特进行Ｔｕｒｂｏ编码，并根据编码结果确定一维有限长度循环缓存的大小；将预先定义的各冗余版本取值指定的混合自动重传请求数据包的起始位置均匀或近...

本发明公开了一种低密度奇偶校验码的有限长度循环缓存的速率匹配方法，包括以下步骤：对输入信息块的数据比特进行结构化低密度奇偶校验码编码，并根据编码结果确定一维有限长度循环缓存的大小；根据混合重传请求的重传次数从多个预定的冗余版本取值中选择...

本发明公开了一种移动终端系统的字库管理方法，应用于移动终端系统的点阵字体库中，包括步骤：对点阵字体库进行压缩并存放于移动终端内指定的路径下；当移动终端系统获取字体信息前，打开压缩文件数据流，获取压缩文件的压缩编码格式，并根据压缩编码格式...

本发明公开了一种编码块分割方法；装置包括编码块分割单元，编码调制处理单元、映射单元、第一和第二计算单元；方法包括：设定将突发总共分割成ｋ个编码块；如果突发长度ｎ≤最大编码块的物理资源块级联数ｊ，则将整个突发作为一个长度为ｎ的编码块；否则...

本发明公开了一种基于先进音频编码器的比特消耗控制方法，包含如下处理过程：Ａ．设定编码器使用的码书和检索方案：首先设定使用的码书，其次根据测试码流预先统计出各码书的使用几率，该使用几率分为常用、极少、从未三类，由子带整数量化谱最大绝对值对...

本发明提供一种用于正交频分复用空时和空频块编码方法，ｎ为发射天线的数目，其编码矩阵Ｇ的生成包含如下步骤：（ａ）Ｇ的第一列为ｘ↓［１］，ｘ↓［２］，…ｘ↓［ｎ］，其取值为信号调制后的星座点对应的数值；Ｇ的第一行的前ｍ个值为ｘ↓［１］，－ｘ...

本发明公开了一种基于先进音频编码器的量化器码率失真控制方法，包含如下处理过程：Ａ．由待编码的码流获得子带可分配比特数的预测值，根据子带可分配比特数的预测值计算子带平均采样可分配比特数；Ｂ．由上述子带平均采样可分配比特数通过预定原则确定谷...

本发明公开了一种基于先进音频编码器的码流合成方法，包含如下步骤：Ａ．量化编码：对待编码的码流进行量化编码处理，得到多个编码子带；Ｂ．码书合并：计算各编码子带使用不同码书时的参考比特消耗值，确定各编码子带使用的码书：按编码顺序，对于第一个...

本发明公开了一种并行最大后验概率译码交织去交织的装置，该装置还包括：交织去交织地址生成器，用于生成交织地址、去交织地址，并将生成的交织、去交织地址发送到交织去交织控制器；交织去交织控制器，用于根据数据子块信息和译码器分配情况对存储器进行...

本发明公开了一种数字频率合成及同步电路，包括本地晶振，与本地晶振连接的多模分频装置和与多模分频装置连接的监相器，其中：本地晶振，用于产生晶振信号并输出到多模分频装置；监相器，用于接收参考时钟信号或对其分频后的信号，以及多模分频装置的输出...

本发明涉及一种ＦＰＧＡ内部延时锁相环ＤＬＬ失锁保护装置，其特征在于，包括依次串接在ＤＬＬ锁定指示端ＬＯＣＫＥＤ和复位端ＲＳＴ之间的失锁检测模块（２１）和用于产生脉宽大于ｎ个系统输入时钟周期的ＤＬＬ复位信号的复位控制模块，所述复位控制模块...

本实用新型提供一种同步时钟及帧头不间断供应电路。它包括：锁相环部分和电可编程逻辑器件部分；所述锁相环部分集成了以下功能块并依次联接：鉴相器、运算放大器、压控晶体振荡器、可选的分频输出电路，在鉴相器和压控晶体振荡器之间联接低通滤波器；所述...

本实用新型公开了一种数字锁相环装置，包括：数字式锁相环、输入信号处理电路、时钟转换处理电路和其余功能处理电路；所述数字式锁相环接收一输入时钟信号，产生一输出时钟信号和一锁相信号；所述输入信号处理电路接收所述输入时钟信号和一输入数据，产生...