一种数字频率合成及同步电路制造技术

本发明专利技术公开了一种数字频率合成及同步电路，包括本地晶振，与本地晶振连接的多模分频装置和与多模分频装置连接的监相器，其中：本地晶振，用于产生晶振信号并输出到多模分频装置；监相器，用于接收参考时钟信号或对其分频后的信号，以及多模分频装置的输出信号或对其分频后信号，比较两个输入信号的相位得到当前的相位状态，向多模分频装置输出相应控制信号；多模分频装置接收本地晶振信号，根据从监相器输出的控制信号选择使用相应的分频数，对本地晶振信号分频后输出的时钟信号，该时钟信号直接输出或经固定分频器输出到监相器。本发明专利技术可以根据实际情况选用器件，能够在节省成本的同时，又达到了应用的目的。

【技术实现步骤摘要】

本专利技术涉及数字通信、仪器仪表等数字电路应用中的数字信号同步及频 率合成的方法，具体的说是涉及一种数字频率合成及同步电路。
技术介绍
在电路设计中，目前常用的频率合成技术是1) 锁相环技术由压控振荡器、分频器、参考时钟、监相器、环路滤 波器等电路组成，如图1所示。锁相环技术的特点利用外部输入的参考信号控制环路内部振荡信号的 频率和相位。主要由监相器组成的电路，将电压控制振荡器的频率与输入载 波信号或参考频率发生器的信号相比较。在通过了环路滤波器后，检相器的 输出被反馈给电压控制振荡器来保持其与输入频率或参考频率完全同相。2) 数字直接合成技术即DDS，由高频时钟、高速累加器、波形表、 输出驱动等电路组成，如图2所示，DDS具有相对带宽很宽、频率捷变速 率快、频率分辨率高、输出相位连续、可输出宽带的正交信号、可编程、全 数字化和便于集成等优越性能。上述技术都有专门集成电路，原理及参考电路在公开的电路参考书上都 有介绍，可以根据实际需求选用。但在一些应用中选择这些器件并不是最佳 选择，有时频率的指标要求并不是那么高，或成本因素、电路板面积等，选 择上述电路并不合适。
技术实现思路
本专利技术的目的是，针对现有技术应用在频率的指标要求并不高，成本低 廉，电路板面积有限的电路中不适合的缺点，提供一种数字频率合成及同步电路。为实现上述目的，本专利技术的技术方案一种数字频率合成及同步电路，包 括本地晶振，与所述本地晶振连接的多模分频装置和与所述多模分频装置连 接的监相器，其中本地晶振，用于产生晶振信号并输出到所述多模分频装置；监相器，用于接收参考时钟信号或对其分频后的信号，以及所述多模分 频装置的输出信号或对其分频后信号，比较两个输入信号的相位得到当前的 相位状态，向所述多模分频装置输出相应控制信号；多模分频装置接收所述本地晶振信号，根据从所述监相器输出的控制信 号选择使用相应的分频数，对本地晶振信号分频后输出的时钟信号，该时钟 信号直接输出或经固定分频器输出到所述监相器。本地晶振输出的本地晶振信号的 一 个周期等于或小于允许的相位抖动 的最大值。所述多模分频装置对所述本地晶振信号分频后输出的时钟信号，该时钟 信号直接作为或再经一 固定分频器分频后作为系统的工作时钟信号。多模分频装置为双模分频装置，所述双模分频装置需要输出的计时时钟 信号频率fo介于fl/N和fl/(N+l)之间，N为正整数，fl为所述本地晶振的标 称频率，N和N+1是所述双模分频装置的两个分频数；监相器监测两路输入信号的相位，给出相位超前或相位落后状态，并输 出相应的控制信号；双模分频装置收到对应于相位超前的控制信号后，以N+l为选择使用 的分频数，在收到对应于相位滞后的控制信号后，以N为选择使用的分频数。监相器用两根线来输出两个控制信号，在相位超前或相位落后时将相应 的控制信号置为有效；所述双模分频装置设置两个控制端，在其中一个控制 端输入的控制信号有效时选择使用相应的分频数；或者，监相器用一根线来输出一个控制信号，该控制信号的值分别对应 于不同的状态；所述双模分频装置设置一个控制端，根据该控制端的输入信号值来选择使用相应的分频数。多模分频装置为三模分频装置，所述三模分频装置需要输出的计时时钟信号频率fo等于fl/N，其中N为正整数，fl为所述本地晶振的标称频率， N-l、 N和N+1是所述三模分频装置的两个分频数；监相器监测两路输入信号的相位，给出相位超前、相位相等、相位落后 状态，并输出相应的控制信号；双模分频装置收到对应于相位超前的控制信号后，以N+l为选择使用 的分频数，在收到对应于相位相等的控制信号后，以N为选择使用的分频 数，在收到对应于相位滞后的控制信号后，以N-1为选择使用的分频数。监相器用三根线来输出三个控制信号，即在相位超前、相位相等或相位 落后时令相应的控制信号有效；所述三;f莫分频装置设置单独的三个控制端， 在其中一个控制端输入的控制信号有效时选择使用相应的分频数；或者，监相器用两根线来输出2bit的控制信号，该控制信号的值分别对 应于不同的状态；所述三模分频装置设置两个控制端，根据两个控制端的输 入信号值来选择使用相应的分频数。监相器判断两个输入信号的相位差别在本地晶振时钟一个周期的范围 之内时，认为两者的相位相等。多模分频装置由一多模分频器组成，或者由一多模分频器和与其相连的 固定分频器组成。本专利技术的有益效果本专利技术在实际电路应用中采用适当的逻辑电路和普 通晶振(非压控晶振)实现一种简易频率合成和同步。与现有的频率合成的 方法相比(1) 和锁相环技术相比，省去压控振荡器、环路滤波电路，电路简单 可靠，可以用于对输出信号抖动要求不高、需要方波输出的应用场合。(2) 与数字直接合成技术相比，数字直接合成输出的信号和参考频率 同步比较麻烦，本专利技术的原理和锁相环技术很相似，很方便和参考信号同步。这样对于频率指标要求并不高，需要考虑成本、电路板面积等因素的情 况，可以根据实际情况选用器件，能够在节省成本的同时，又达到了目的。附图说明图1现有技术中的锁相环技术示意图2现有技术中的数字直接合成频率技术示意图3本专利技术数字频率同步及合成方法示意图4用双模分频装置产生同步时钟信号的方法示意图5用三模分频装置产生同步时钟信号的方法示意图。具体实施例方式下面结合附图对本专利技术的技术方案做进一步说明。请参照图3,本实施例的数字频率合成及同步电路主要包括本地晶振、 多模分频装置(可以由一个多模分频器组成，或由一个多模分频器和与其相 连的一固定分频器组成)和监相器，其中本地晶振，用于产生晶振信号并输出多模分频装置。监相器，用于接收参考时钟信号fr或经固定分频器对其分频后的信号， 以及多模分频装置的输出信号或经固定分频器对其分频后的信号，比较两个 输入信号的相位得到当前的相位状态如超前、相等或滞后，向多模分频装置 输出相应控制信号。多模分频装置接收本地晶振信号，根据从监相器输出的控制信号选择使 用相应的分频数，输出分频后的时钟信号，该信号一路直接输出或经一固定 分频器输出到监相器，另 一路输出直接或再经一 固定分频器后作为工作时钟 信号fo如数据接收时钟信号。输出的时钟信号为数字方波，信号的相位有一定的抖动，相位抖动的最 大值为本地晶振信号的一个周期。即需根据相位抖动的要求选择适当频率的 本地晶振，频率越高，输出信号的相位抖动越小。多模分频装置根据实际情况可选用双模、三模或其他模数的分频器，一 般情况下选择双模和三模。如果本地晶振的标称频率不是多模分频装置需要输出的时钟信号频率 的整数倍，假设本地晶振的标称频率为fl,需要输出的时钟信号的频率fo介于fl/N和fl/(N+l)之间，N为正整数，这时应该选用双模分频装置，分频 器的两个模数为N、 N+l。此时，监相器监测两路输入信号的相位，给出相位超前和相位落后两种 状态，并用两根线来输出两个控制信号，即在相位超前或相位落后时将相应 的控制信号置为有效；或者，也可以用一根线来输出一个控制信号，该控制 信号的值分别对应于不同的状态。相应地，双模分频装置可设置两个控制端，在其中一个控制端输入的控 制信号有效时选择使用相应的分频数；或者，也可以设置一个控制端，根据 该控制端的输入信号值来选择使用相应的分频数本文档来自技高网...

【技术保护点】
一种数字频率合成及同步电路，其特征在于，包括本地晶振，与所述本地晶振连接的多模分频装置和与所述多模分频装置连接的监相器，其中：　所述本地晶振，用于产生晶振信号并输出到所述多模分频装置；　所述监相器，用于接收参考时钟信号或对其分频后的信号，以及所述多模分频装置的输出信号或对其分频后信号，比较两个输入信号的相位得到当前的相位状态，向所述多模分频装置输出相应控制信号；　所述多模分频装置接收所述本地晶振信号，根据从所述监相器输出的控制信号选择使用相应的分频数，对所述本地晶振信号分频后输出的时钟信号，该时钟信号直接输出或经固定分频器输出到所述监相器。

【技术特征摘要】

【专利技术属性】
技术研发人员：邵贵阳，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]