频率合成器电路制造技术

本发明专利技术涉及频率合成器电路，并且具体涉及由小信道间隔表征的频率合成器电路。公开的实施例包括用于无线接收机的频率合成电路(100)，所述电路包括：数字控制振荡器(118)，配置为在施加振荡器使能信号(126时产生具有输出频率的输出信号(128)；延迟模块(160；210)，配置为对输入基准信号(142)进行延迟以产生延迟的基准信号(144；244)；以及负载循环模块(150)，配置为基于输入基准信号(142)的时间段和延迟基准信号(144)的延迟来对振荡器使能信号进行调制，使得输出频率与输入基准信号(142)的频率之间的比是非整数。

【技术实现步骤摘要】

本专利技术涉及频率合成器电路，并且具体涉及由小于基准频率的信道间隔表征的频 率合成器电路
技术介绍
锁相环（PLL)是在高性能微处理器和收发器中常见的控制系统。锁相环产生具有 相位与高精度输入信号（基准信号）的相位相关输出信号。PLL典型地用于确保各种寄存 器和触发器的信号输入的时钟频率与振荡器产生的频率相匹配。在没有PLL的情况下，时 钟偏移会变成问题，该问题导致寄存器和触发器不能同时接收时钟。 传统的模拟PLL使用电压控制振荡器（VCO)来提供具有可变频率的振荡波形。由 相位检测器将VCO的输出与基准输入信号相比较，所述相位检测器比较输入与输出信号的 相位，并且调整振荡器以保持相位匹配。这起到了反馈环的作用。 通过引入允许输出频率是较低基准频率的倍数的分压器，可以改变输出的频率， 所述较低的基准频率通常对过程电压和温度变化不敏感。然而，这提供了振荡器频率必须 等于基准频率的整数倍的限制。这样的模拟电路被称为整数N频率合成器。 通过引入调制器或抖动器来对分频器的值进行分频以实现分数的分频值，可以克 服这种限制。通过PLL使用环路滤波器使产生的变化平滑。这样的模拟PLL被称为分数N 频率合成器。 然而，通过在现代数字电子器件中的这些模拟电子组件的使用，噪声问题变得明 显。例如，实现传统模拟PLL的一个问题是将其集成在数字芯片上的困难。此外，模拟PLL 对噪声和过程变量敏感。 尽管可以使用数字组件来代替模拟组件，例如通过使用数字控制振荡器、计数器、 相位差模块并且通过使用数字命令逻辑来控制所述组件，这些组件趋向于具有更高的功率 需求。这导致了针对芯片的更高功耗，并且因此芯片不适于例如无线电收发器的低功率应 用。 减小功耗的一种途径是对数字PLL进行负载循环。这种方法在中WO 2010/113108 描述。尽管该方法提供了减小的功耗，但是这种负载循环的全数字锁相环（DC-ADPLL)电路 作为整数N频率合成器操作。 因此，需要提供负载循环的数字分数N频率合成器。因此，本专利技术的目的是解决与 数字频率合成器相关的一个或多个上述问题。
技术实现思路
根据本专利技术的第一方面，提出了一种用于无线接收机的频率合成器电路，所述电 路包括：数字控制振荡器，配置为在施加振荡器使能信号时产生具有输出频率的输出信号； 延迟模块，配置为对输入基准信号进行延迟以产生延迟的基准信号；负载循环模块，配置为 基于输入基准信号和延迟的基准信号的时间段，来对振荡器使能信号进行调制，使得输出 频率与输入基准信号的频率之比是非整数。 通过提供由数字控制振荡器产生的输出信号与输入基准信号之间的非整数分数 比，可以提供分数N频率合成器。这允许频率合成器电路提供更窄的范围或信道间隔，因为 与整数N频率合成器相比，输出信号的频率能够更灵活地调节。此外，通过对振荡器使能信 号进行调制或负载循环，可以减小功耗。这种控制是通过提供对添加到基准信号的延迟的 控制来实现的，所述基准信号然后用于对频率合成器进行负载循环。 这里描述的信号典型地是数字信号，并且可以看作包括低电平和高电平以及上升 沿和下降沿。 数字控制振荡器可选地包括环形振荡器和数模转换器，所述数模转换器配置为接 收（滤波的）误差信号，并且配置为向环形振荡器提供电压信号，所述环形振荡器确定输出 信号的频率，并且因此还确定环形振荡器级的延迟。环形振荡器的启动比LC振荡器要快并 且通常合适，因为输出信号在每个脉冲开始时稳定的要求。 环形振荡器通常包括布置在闭环（N"ng)中的多个延迟级。这允许能够通过改变施 加到延迟级的电压来控制输出频率。 在实施例中，所述延迟模块包括延迟模块反馈环，所述延迟模块反馈环配置为与 输入基准信号比较来调节延迟的基准信号的延迟。 提供延迟模块反馈环允许输出或需要的频率与由延迟模块提供的延迟的基准信 号之间的反馈机制。一旦解决了延迟，延迟模块的延迟就会稳定，并且按照比例提供振荡器 使能信号和输出信号。按照这种方式，将施加到输出基准信号的延迟变化会施加到振荡器 使能信号，所述延迟变化继而改变输出信号并且可以反馈到延迟模块反馈环中。 振荡器反馈环可选地连接到数字控制振荡器，所述振荡器反馈环配置为调节输出 频率。所述反馈环可以配置为对输出信号的上升沿和下降沿进行计数以产生反馈计数值， 并且将反馈计数值与频率控制字（FCW)相比较。反馈计数值与FCW之间的差是误差信号。 频率控制字用于对数字控制振荡器的需要的输出频率进行编程。更具体的，反馈环典型地 包括计数器模块和相位差模块，所述计数器模块配置为对来自数字控制振荡器的输出信号 循环进行计数，同时数字控制振荡器配置为向相位差模块提供输出相位信号，所述相位差 模块配置为将由计数器模块计数的循环次数的值与频率控制字相比较，并且配置为提供误 差?目号。 反馈环可以包括第一反馈环和第二反馈环，所述第一反馈环配置为提供数字控制 振荡器的输出频率的粗糙控制，所述第二反馈环被配置为提供数字控制振荡器的输出频率 的精细控制。针对精细控制使用第二反馈环允许精细调谐以使DCO输出的最后上升沿与基 准时钟上升沿对准，减少总误差并提高精确度。 延迟模块反馈环还可以是信号产生器电路，所述信号产生器电路配置有反馈机制 和组件，所述组件以与上述振荡器反馈环类似的方式来配置。 负载循环模块可以包括计时单元以基于输入基准信号和延迟的基准信号来产生 振荡器使能信号。振荡器使能信号能够由计时单元提供。计时单元能够接收输入基准信号 和延迟的基准信号。例如，振荡器使能信号可以是输入基准信号的时间段与由延迟的基准 信号表示的延迟之和。计时单元用于基于输入基准信号和延迟的基准信号来对振荡器使能 信号进行调制。 计时单元单独趋向于是非高速的，并且不能施加补偿或延迟。因此，有必要产生单 独的基准延迟的信号。此外，可以对计时单元进行优化以使无法控制的延迟最小化，例如通 过对外形进行裁剪或通过对所述单元进行校准。此外，通过确保XOR尽可能精确，可以使由 计时单元潜在地引入的任何误差最小化。 由延迟模块施加到输入基准信号的延迟能够变化，以产生一定输出范围的输出信 号，使得所述范围中的每个输出频率相差选择的分数信道间隔。通过改变延迟，改变了振荡 器使能信号的计时。这继而改变输出信号，并且还可以改变输出频率。通过控制延迟并且 因此控制振荡器使能信号的计时，也可以控制输出信号和输出频率。因为施加到输入基准 信号的延迟是递增的，所以可以产生递增的输出频率范围的输出信号。 在实施例中，分频器可以配置为减小延迟模块操作的频率。典型地，延迟模块操作 的频率取决于延迟模块的延迟模块输入信号和频率控制字。分频器将延迟模块的操作频率 减小整数值。在这种情况下，延迟模块的操作频率可以是输出频率的整数除法。所述频率 基于延迟模块输入信号。延迟模块输入信号可以是输出频率。延迟模块输入信号可以是振 荡器使能信号。 分频器可以配置为将延迟模块输入信号的频率改变为输出信号频率的整数除法。 例如，分频器可以用于提供位于输出信号频率1/4的延迟模块信号频率。分频器的这种示 例性配置允许延迟模块的更低的功耗，并且因此允许所述电路的更低功耗。 分频器可以是模块，配置为接收输出信号，并且配置为产生输入到延迟模块本文档来自技高网...

【技术保护点】
一种用于无线接收机的频率合成器电路，所述电路包括：数字控制振荡器，配置为在施加振荡器使能信号时产生具有输出频率的输出信号；延迟模块，配置为对输入基准信号进行延迟以产生延迟的基准信号；负载循环模块，配置为基于所述输入基准信号的时间段和延迟的基准信号的延迟，来对所述振荡器使能信号进行调制，使得所述输出频率与所述输入基准信号的频率之比是非整数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：塔里克·萨里科，希尔瓦托·迭戈，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL