本发明系提供一存储装置，其具有一存储模块（１００）（其具有一存储库（１０１ａ））、一控制器处理器单元、一控制总线（１０４）、一地址总线（１０５）与一数据总线（１０６）用于在该控制器处理器单元（１０２）与该存储模块（１００）中交换数据，该...

本发明提供一电路装置，其具有：一电路核心模块（１００）；一用于对所述电路核心模块（１００）进行驱动和寻址的控制处理单元；及一用于在所述电路核心模块（１００）与至少一外部电路模块（１１０）之间传递数据的数据传输单元（１０３ａ）；配备至少一...

一种具有多个处理器共享单个存储模块而不具有显著的性能劣化的系统。该存储模块分成ｎ个单独可寻址的存储体，该ｎ至少为２，且对该存储模块映射，以在各存储体之间轮换连续的地址。这样的映射使得连续数据字节存储于交替的存储体中。每个存储体可进一步分...

根据本发明，取决于至少一变量（Ｘ↓［１］，Ｘ↓［２］）的一电子电路构件的一特性特质是藉由一逼近函数而进行逼近操作，而其完成的步骤为，藉由插入分界节点（４）而将该至少一变量的一全部范围分开成为一些次范围，以及藉由一初等函数而对在所述次范围...

一种处理器控制系统允许所存储的程序代码可以被替换。原始代码可以整个存储在第一存储器，例如ＲＯＭ中，纠错指令存储在第二存储器，例如ＲＡＭ中，只有存在纠错指令时才访问第二存储器。已接收的存储器地址被分成第一多个最重要的比特和第二多个最不重要...

本案是与用来计算相与具有一２ｎ比特长度之一模数（Ｎ）有关的一第一操作数（Ａ）以及一第二操作数（Ｂ）的一模数乘法的一结果有关的装置及方法，该等操作数以及该模数乃被开成为长度为该长度之一半的次操作数，并且被馈送至控制装置（１４），以控制用于...

一种处理器，包括一来源寄存器（１０），其具有一来源寄存器内容，一目的寄存器（１２），一计算单元（１２），用于利用该来源寄存器内容而执行一计算，其中，该计算可以于数个计算循环中执行，以及其中，在每一个循环中，仅有该来源寄存器内容的一个部分...

本发明是关于一种计算器系统（１）中总线系统（２）的周边装置（３）的操作方法，在该方法中，所提供的该计算器系统（１）的一总线驱动器（９）已藉由一认证功能（８）而延伸，而所提供的该周边装置（３）的一装置驱动器（７）则已藉由一认证功能（１１）...

一多处理器系统包含一第一处理器（Ｐ１）与一第二处理器（Ｐ２），其各具有一输入／输出设置，用以连接一紧密耦合半导体内存。再者，该多处理器系统系包含一分享紧密耦合集成半导体内存（１０１），其可藉由两处理器（Ｐ１、Ｐ２）经由其输入／输出而被存取。

本文件叙述了一种方法，其中，规定组件的几何设计（１０）的设计数据乃被说明。该设计用于产生经改变的几何设计，例如经由在一区域（１００）中的再定位。对该两种设计，评估标准被确认及比较，依据该比较结果，该未经改变设计数据会被保留或以该经改变的...

本发明涉及一种具执行单元（１）及流量控制器（２）（其具程序计数器（４））的数据处理装置。根据本发明所得的数据处理装置乃配备有程序计数器传感器（２０），其具有确认下一个要被执行的指令地址的装置，且具有比较器，其比较经确认的地址与该程序计数...

本发明乃提出指定信息，其指定与该第二叙述格式相符的电路叙述（４、５）的信号路径识别码，并以与该第一叙述格式相符的该电路叙述（１）的一函数而产生，且与该第二叙述格式相符的电路叙述（４、５）亦已藉由与该第一叙述格式相符的该电路叙述（１）的转...

一种计算单元系包含：第一加密操作数（ａ↓［ｋ］）的一具有一第一输入（１２）的算术逻辑单元，第二加密操作数（ｂ↓［ｋ］）的一第二输入（１４），一加密参数（ｋ）的一第三输入（１６），以及该运算之一加密结果的一输出（１８）；该算术逻辑单元系形...

本发明系有关一种减少唤醒时低功率定时器计时误差之分数除法器系统（１００），该分数除法器系统（１００）系包含可操作产生具频率Ｆｃ之输出信号对参考时钟频率Ｆ↓［ＬＰ］有下列关系之一分数除法器装置（１０２）：（见公式）其中Ｐ↓［ＤＩＶ］系为该...

一种集成电路，其包含一埋入式可切换功率环，用以提供功率给排列在所述的可切换功率环（１３）内部的电路模块（１５．１、１５．２、…、１５．５）。所述的可切换功率环（１３）包含一切换控制单元（２０），用以产生一开启／关闭控制信号，以及多个由开...

本发明涉及一种具有两条时钟线的存储装置的存储系统。本发明的一个实施例提供了一种存储系统，包括：至少一个存储装置；控制存储装置操作的存储控制器；第一时钟线，其从存储控制器的写时钟输出延伸到该存储装置的时钟端口，以将时钟信号提供给该存储装置...

使用准备接收信号来控制两个耦合的处理器之间的数据的通信，该准备接收信号由第一处理器提供，以致该准备接收信号具有激活了的信号电平或者去活的信号电平，并且该准备接收信号被用于指示第二处理器，第一处理器准备好或者没有准备好接收数据。第二处理器...

本发明提供一种计算机设备，该计算机设备具有对公共存储器进行存取的多个系统部件。针对存储器存取，提供了公共缓冲存储器，该公共缓冲存储器增加存取，并且能与所述存储器相匹配。

本发明涉及用于优化图案（２２）的结构元素（２４）的几何尺寸的方法。首先提供电路设计图案（２２）和多个基本图案（３０，３２）。随后，迭代地将电路设计图案（２２）分解为相应的基本图案，以便在存在与基本图案的匹配的情况下对多个结构元素（２４）...

本发明涉及一种用以低功率产生参考电压的电路装置。根据本发明，提供了一种可编程电压源，该电压源产生一个在预定时间与参考电压比较的输出电压。根据比较结果，通过校正装置产生至少一个供给控制装置的信号。该控制装置对所述电压源进行编程，使所述输出...