披露了在计算系统中帮助直接存储器访问的方法和装置。在一实施例中（图），具有中央处理器（ＣＰＵ）（１１４）和主系统存储器（１０６），以及连接到ＣＰＵ（１１４）的ＤＭＡ引擎（１１０）的计算系统（１００）执行识别期望数据组的第一ＤＭＡ过程。一...

将芯片卡上被再装入的程序模块链接到同样被再装入的库之上的方法，其中，所述方法被划分为两部分，其中第一部分可以在程序模块被编译之后的任意时间点上进行，而用于对符号参考进行解析的第二部分只须在芯片卡上的程序模块被装入后进行。

一种通用资源访问控制器（１０４）连接到请求系统（１０２）和资源（１０８），所以当请求的系统（１０２）期望访问资源（１０８）时，请求系统（１０２）就生成资源访问请求，传送到通用资源控制器（１０４）。通用资源控制器（１０４），依次地，使用所...

一种指令重排序系统（２０００），为了得到基于目标响应约束的最佳的指令次序，包括连接到指令队列（２００４）的数据队列（２００６），用于存储字符组位、写位和表明已经发布到目标装置的指令的数据传输何时将出现在数据总线上的时间。系统还包括连接到...

一种由微处理机在运行时间插入动态数量的隐含ｎｏｐ指令的方法。该隐含ｎｏｐ指令是未在该程序本身中置入实际ｎｏｐ指令由该微处理机执行的非操作指令。本发明的方法使得为每个多周期指令的出现自动地计算并执行适当数量的隐含ｎｏｐ指令。以后，词自动地...

描述了一种调度器（１００６），适合用于重新排序存储请求，以便达到更高的指令总线（９１２）和数据总线（９１４）的平均利用率。调度程序（１００６）用于调度关于存储器（９０８）的多条指令，存储器（９０８）包括Ｍ个存储体和多个Ｎ存储页；包括约束...

在一个具有一些例如硬件模型，软件程序和试验台模型的不同的模型（２，３，４）的系统（１）中用于简单化使用和控制的故障搜索，用户激活统一的调试器（１１），该调试器依次检索并且执行各种辅助调试器（５，６，７），每个调试器被分配给一不同的模型（...

微处理器阵列装置包含一个中央控制和处理单元（１），总线（２），总线包括总线状态线（２１），数据／地址线路（２２），以及连接到总线（２）的单元（３，４，５）。如果控制和处理单元（１）没有为单元（３，４，５）所寻址，随机数据值（１２）将在数...

本发明涉及集成电路（１）中的随机数发生器，集成电路具有第一时钟发生器电路（２）、第二时钟发生器电路（１３）和发生器（１９）。第一时钟发生器电路（２）有第一电压源（４），以产生具有第一频率或者第一频率范围的第一信号。第二时钟发生电路（１３...

一种微处理装置，包括一条用于在功能单元（１，２，３）之间传送数据的数据总线（４）。在总线侧，每个单元包括一个加密／解密单元（１１，２１，３１），这些单元由随机数发生器（６）同步地控制。这种装置能防止对经所述数据总线传送的数据的监视，从而...

模运算的方法和装置。在一种数据处理方法中，将一个预设的整数Ｂ去除整数Ａ产生余数，该余数通过递归计算得到。为实现这一目的，表示整数Ａ的数据符号字被分解为Ｋ个字宽为Ｌ的数据符号部分字Ｗ＃－［０］，Ｗ＃－［１］，．．．，Ｗ＃－［ｋ－１］，在...

本发明涉及电子装置通用序列总线（ＵＳＢ）连接状态的辨识。一ＵＳＢ接口设备之一电路排列系具有：一集成电路，其具有两接脚（８，９），藉以用于一ＵＳＢ连接之两数据传输线之连接。功能信息电阻器（１２），其系指明为ＵＳＢ所不可或缺，系连接至这些接...

本发明涉及时钟脉冲产生器，特别是用于ＵＳＢ装置。根据ＵＳＢ规格，数据传输率需要０．２５％的精确度。为产生达到此精确度的时钟脉冲信号，本发明使用一不需要晶体的时钟脉冲产生单元。该新颖的时钟脉冲产生单元有一内部时钟脉冲产生器（１１），一脉冲...

本发明提出一种用来侦测集成电路是否受到非所欲的破坏的电路布置，此种电路布置具有一个发出时钟脉冲信号的信号线路及至少一组用来将位编码的双引线，而且此信号线路及至少一组双引线系位于集成电路的第一个电路功能块及第二个电路功能块之间。此信号线路...

一种不需要系统插槽（１，１’）上的讯号调节装置之设置内存模块（２）的方法，藉此提供具有该插槽（１，１’）以及数个不具有讯号调节装置之内存模块（２）之系统母板（３），特征在于 提供至少一转接卡（４），其具有至少一插入插槽（４２）以及...

为了与外部系统交换数据，本发明的通信系统除了一个连接至共同总线处理的第一处理器（１）外，还具有一个或多个串行接口（ＩＦ１，ＩＦ２，ＩＦ３），其连接至一个共同的总线线。所述数据交换实质上通过连接至所述共同总线的一个第二处理器（２）进行控制...

一种建置具有一处理器单元（２），一指派非挥发性激活程序内存（３），以及用以连接至一数据传输网络之一接口（６）之程控电路排列之方法，藉此该处理器单元（２）以此方式被建置，即在被切换至开（ｏｎ）之后，其执行储存于激活程序内存（３）中之激活程...

一种密码处理器用以执行密码应用之运算，包括复数共同处理器（１０４ａ，１０４ｂ，１０４ｃ），每一共同处理器具有一控制单元以及一算术单元，一中央处理单元（１０２），用以控制该复数共同处理器（１０４ａ，１０４ｂ，１０４ｃ），以及一总线（１０１...

一种密码处理器，包括一中央处理单元及一共同处理器，该共同处理器包括复数计算次单元以及一单一控制单元耦合至每一该复数计算次单元。一密码运算以次运算之形式被该控制单元分布于该复数计算次单元之中。该中央处理单元，该复数计算次单元以及该控制单元...

本发明揭示的一种方法中，系使用包括提取阶段（１）、译码阶段（２）、执行阶段（３）及写回阶段（４）的管线。写回阶段包含至少一个寄存器（４１），其使用不会导致ＣＰＵ之任何状态的改变，以及包含至少一个寄存器（４２），其使用会导致ＣＰＵ的状态改...