具有比特检测部分４的数据译码设备。在该设备中，从记录介质再现－ＲＦ信号并将其变换成数字信号。如果该ＲＦ信号的电平（幅值）等于比较器电平，该比特检测部分４就根据分别在该ＲＦ信号前后的两个ＲＦ信号的幅值之和是大于还是小于比较器电平来输出具有...

超小型磁光盘１的平台和／或凹槽的首标中的地址信息记录区存储一个地址和相应于该地址通过Ｒｅｅｄ－Ｓｏｌｏｍｏｎ系统产生的纠错码。优选地，一个码元由４个位构成并且通过Ｒｅｅｄ－Ｓｏｌｏｍｏｎ系统对每４位产生纠错码。

在本发明中，一个部分双重化的变换表被用于将Ｍ位单位的数据串直接变换为Ｎ位单位的代码串的变换表。该变换表由分别包含多个代码组的第１和第２子表构成。该多个代码组包括用于相同输入的不同代码。上述第２子表是通过对于从第１子表的第１输入数据到第２...

一种执行高效的解码以降低解码误差率的磁记录和／或再现装置，包括调制ＳＩＳＯ解码器６３，对由调制编码器５２以预定的方式调制编码的数据调制解码。其中调制ＳＩＳＯ解码器６３是接收软输入信号并输出软输出信号的软输入软输出（ＳＩＳＯ）型调制解码器...

一种对以多个预定数据速率中的一个速率发送的数据执行最大似然解码的信号处理设备。数据速率是按照预定的顺序选择的，最大似然解码处理被执行以将所接收数据的数据速率作为选择的数据速率，而且预定判断值是根据经过上述处理获得的预定度量值计算的。然后...

内插在∑Δ调制的一位数字数据传输或记录／重放中产生的数据，交错器将输入的相连一位音频数据分配在比一般内插更宽范围；误差检测器对经传输通道发送的分配数据作４位宽度的检测；去交错器对分配输出数据去交错，将分配输出数据变换为交错前存在的相连一...

在由第一取样频率∑Δ调制的１位数字信号与由低于第一取样频率的第二取样频率∑Δ调制的１位数字信号之间进行转换的转换装置。由第二取样频率∑Δ调制的１位数字信号瞬间地变换成由第一取样频率∑Δ调制的１位数字信号。为了实现在转换时的抑制噪声发生的...

在由第一取样频率∑Δ调制的１位数字信号与由低于第一取样频率的第二取样频率∑Δ调制的１位数字信号之间进行转换的转换装置。由第二取样频率∑Δ调制的１位数字信号瞬间地变换成由第一取样频率∑Δ调制的１位数字信号。为了实现在转换时的抑制噪声发生的...

本发明涉及一种能够获得高质量声音数据的数据处理装置。抽头生成部分（１２１）通过在以采用ＣＥＬＰ方法对编码数据进行解码的方式而产生的解码语音数据内提取与感兴趣的主数据具有预定位置关系的解码语音数据，并且根据主数据在主子帧的位置提取子帧内的...

一种能够改善关于图像或声音的已解码数据的质量的数据处理装置。例如，解码部分（２１）对通过将图像进行ＪＰＥＧ编码而产生的已编码数据进行解码。编码部分（２２）对解码所产生的第一已解码数据进行编码并输出再编码数据。此外，解码部分（２３）对再编...

本发明涉及能够得到高音质的合成音等的数据处理装置。分支生成部１２１从对以ＣＥＬＰ方式进行编码的语音的编码数据解码后的合成音数据中正在关注的关注数据的子帧中的４０个样值的合成音数据和以从关注子帧过去其关注子帧中配置的Ｌ码所表明的延迟量的位...

本发明涉及一种声信号编码设备（１００），该设备中有一个声音／噪声判断块（１１０），用于判断输入的声时间连续信号是声音还是噪声。如果是声音，则由一个声音成分提取块（１２１）提取出一个声音成分信号，而该声音成分参数由一个标准化／量化块（１２...

一种通过减小电路规模可适应多电平灰度的ＤＡ转换电路。基准电压选择ＤＡ转换电路，用于将４比特数字数据转换为具有１６个电压值Ｖ１到Ｖ１６的模拟信号。基准电压产生电路（１１）产生各自具有四个时间序列电压值的四个基准电压Ｖｒｅｆ１到Ｖｒｅｆ４。...

一种调制设备、一种调制方法和一种ＤＳＶ控制比特产生方法，能够抑制调制设备的电路规模的增长。将输入数据串提供给ＤＳＶ控制比特确定部件（３１），ＤＳＶ控制比特确定部件（３１）确定要被插入到输入数据串中的ＤＳＶ控制比特。同时，将输入数据串提供...

在本发明中，一个部分双重化的变换表被用于将Ｍ位单位的数据串直接变换为Ｎ位单位的代码串的变换表。该变换表由分别包含多个代码组的第１和第２子表构成。该多个代码组包括用于相同输入的不同代码。上述第２子表是通过对于从第１子表的第１输入数据到第２...

一种误差采样处理装置，包括：　　　　用于接收具有待隐蔽的误差数据采样的多个数据采样的装置；　　　　用于接收相应于每个所接收的数据采样、指示每个所述数据采样是否具有误差的识别标记，并用于从其中确定表示多个误差数据采样和多个无误差的数据采样...

一种调制设备、一种调制方法和一种ＤＳＶ控制比特产生方法，能够抑制调制设备的电路规模的增长。将输入数据串提供给ＤＳＶ控制比特确定部件（３１），ＤＳＶ控制比特确定部件（３１）确定要被插入到输入数据串中的ＤＳＶ控制比特。同时，将输入数据串提供...

在本发明中，一个部分双重化的变换表被用于将Ｍ位单位的数据串直接变换为Ｎ位单位的代码串的变换表。该变换表由分别包含多个代码组的第１和第２子表构成。该多个代码组包括用于相同输入的不同代码。上述第２子表是通过对于从第１子表的第１输入数据到第２...

一种包括压控振荡器、分频电路、信号源、相位比较电路、加法电路、转换电路和控制电路的频率合成器。该分频电路以１／Ｎ和１／（Ｎ＋１）的分频比对其上所加的压控振荡器的输出分频，其中Ｎ为整数。信号源输出基频信号，相位比较电路将Ｎ分频信号和（Ｎ＋...

一个计数器装置，用于设置以一固定值和一可变值的总和的形式给出的分频比，包括：一个高位数字设置电路，用于将表示所述分频比的系列数字的高位数字设置成高位预定数字，一个加法器，用于加固定数字和可变数字，和用于提供一输出作为表示分频比的系列数字...