本公开的半导体器件、其制备方法及电子设备，包括N‑漂移层；N+衬底，位于N‑漂移层的一侧；沟槽，贯穿N+衬底；N‑缓冲层，位于沟槽靠近N‑漂移层的一侧；P+阳极，在沟槽靠近N‑漂移层的一侧被N‑缓冲层包裹；阳极导电层，在沟槽内与P+阳极...

本公开提供的一种碳化硅MOSFET器件及电子设备，使用大倾角的N+型4H‑SiC衬底作为外延衬底，可以实现常规外延生长N‑型4H‑SiC漂移层，通过对N‑型4H‑SiC漂移层刻蚀周期性凹槽，再进行N型4H‑SiC JFET层的生长，该生...

本申请提供了一种氮化镓器件和氮化镓器件的制备方法，涉及半导体器件技术领域，能够提高氮化镓器件的缓冲层的耐压水平，提升氮化镓器件动态电性。氮化镓器件包括：沿第一方向层叠设置的硅衬底、绝缘层和缓冲层，绝缘层位于硅衬底和缓冲层之间，绝缘层分隔...

本公开提供了一种半导体器件及其制备方法，涉及半导体芯片技术领域，旨在解决半导体器件在栅极和势垒层之间掺入较多的Mg可能会影响半导体器件的性能问题；所述半导体结构包括：衬底、沟道层和势垒层、第一功能层、第一极、第二极和栅极；衬底、沟道层和...

本技术涉及半导体材料测试技术领域，公开了一种半导体材料测试系统，包括真空样品室、第一紫外物镜、激发和收集模组、耦合光路模组以及荧光处理模组。真空样品室内设有用于放置测试样品的冷热台，冷热台设有温度控制组件，用于调节冷热台的温度。第一紫外...

本公开的半导体器件及功率设备，包括衬底；缓冲层，位于衬底的一侧；沟道层，位于缓冲层远离衬底的一侧；势垒层，位于沟道层远离缓冲层的一侧；沟槽，贯穿势垒层和沟道层、并延伸至缓冲层中；欧姆接触层，填充沟槽；源漏极金属层，位于欧姆接触层远离衬底...

本公开实施例提供了一种氢离子注入后的SiC单晶衬底的面型修复方法，通过利用研磨盘的热膨胀随温度变化的特性对SiC单晶衬底离子注入后衬底面型进行修复，由于研磨盘研磨受热后，研磨盘边缘和盘面中间散热速度不同，研磨盘边缘和盘面中间膨胀幅度不一...

本申请涉及半导体制造技术领域，特别涉及一种晶圆的加工方法、晶圆加工设备及晶粒。该加工方法包括如下步骤：采用第一激光隐切晶圆，以使晶圆内部形成改质层；采用劈刀从晶圆的正面劈裂晶圆，以使晶圆划分为若干单个晶粒，且背面金属层的背离衬底层的表面...

本公开的半导体器件及功率设备，包括具有N型场效应晶体管和P型场效应晶体管的驱动电路，N型场效应晶体管包括4H‑SiC衬底、在其碳面的第一3C‑SiC层、位于第一3C‑SiC层远离4H‑SiC衬底的第一栅极、第一、二电极，P型场效应晶体管...

本公开的半导体器件及电子设备，包括：衬底；成核层，位于衬底的一侧；沟道层，位于成核层远离衬底的一侧；势垒层，位于沟道层远离成核层的一侧；缓冲层，位于成核层与沟道层之间，缓冲层包括掺杂超晶格层，掺杂超晶格层包括碳掺杂铝镓氮层和p型极化掺杂...

本申请涉及半导体领域，公开一种半导体器件及其制备方法以及外延片。该半导体器件包括衬底和设于衬底表面的p型半导体薄膜。该p型半导体薄膜的化学式为β‑(M<subgt;z</subgt;Rh<subgt;x</sub...

本公开提供了一种半导体器件及其制备方法，涉及半导体技术领域，旨在解决沟槽型半导体器件的可靠性问题。半导体器件包括集电区、漂移区、发射区、栅介质层、栅极区以及第一屏蔽部，漂移区设于集电区之上，漂移区远离集电区的表面设有第一凹槽，发射区设于...

本公开提供了一种半导体器件及其制备方法，涉及半导体芯片技术领域。半导体器件包括集电区、漂移区、发射区和栅极区，漂移区设于所述集电区之上，发射区设于所述漂移区远离所述集电区的一侧，栅极区设于所述漂移区远离所述集电区的一侧，所述栅极区在第一...

本技术涉及器件性能测试技术领域，公开了一种器件性能表征测试系统，该测试系统包括样品台、温度调节单元和电源装置，其中，样品台的顶面为承载面，承载面用于承载待测试样品；温度调节单元包括第一加热组件，第一加热组件设置于样品台；电源装置用于与承...

本公开提供了一种SiC外延片及其制备方法，涉及半导体芯片技术领域，旨在降低SiC外延片的缺陷密度，该SiC外延片包括：SiC衬底和设于SiC衬底一侧的外延层。外延层包括：相对设置的C面和Si面，C面和Si面中的任一者靠近SiC衬底，外延...

本公开的半导体器件及功率设备，包括N+衬底；N‑外延层，位于N+衬底之上；驱动电路，设于N‑外延层中，驱动电路包括反相放大器和电平转换器，其中，反相放大器被配置为将第一电平信号放大后输出至电平转换器，电平转换器被配置为将放大后的第一电平...

本公开实施例提供了一种拼接单晶金刚石及其制备方法、单晶金刚石，通过在拼接金刚石外延层的缺陷区域采用间隔排布的多个第一Ti/Au掩膜条作为阻挡结构，在外延生长第一拼接单晶金刚石时，可以阻碍拼接金刚石外延层对应于拼接缝处位错的纵向延伸，以及...

本发明公开了一种晶体管、其制作方法及电子器件，超结层中包括P型缓冲结构和N型缓冲结构中的至少一个，P型缓冲结构设于P柱与漂移层之间，N型缓冲结构设于N柱与漂移层之间。如此，通过P型缓冲结构可以等效于纵向扩展P柱与漂移层之间的接触面，通过...

本公开的半导体器件、其制备方法及电子设备，包括：P+阳极；第一N‑缓冲层，P+阳极嵌入第一N‑缓冲层；N‑漂移层，位于第一N‑缓冲层远离P+阳极的一侧；P‑层，在N‑漂移层朝向第一N‑缓冲层的一侧与N‑漂移层接触，且第一N‑缓冲层嵌入P...

本公开的半导体器件、其制备方法及电子设备，包括：N+衬底；第一N‑缓冲层，位于N+衬底之上、并与第一N‑缓冲层接触；N‑漂移层，位于第一N‑缓冲层远离N+衬底的一侧；P‑阱层，在N‑漂移层远离N+衬底的一侧嵌入N‑漂移层；P+阴极，在P...