半导体器件及其制备方法技术

本公开提供了一种半导体器件及其制备方法，涉及半导体芯片技术领域，旨在解决半导体器件在栅极和势垒层之间掺入较多的Mg可能会影响半导体器件的性能问题；所述半导体结构包括：衬底、沟道层和势垒层、第一功能层、第一极、第二极和栅极；衬底、沟道层和势垒层依次层叠设置；第一功能层设于势垒层远离沟道层的一侧；栅极位于第一极和第二极之间的，且栅极位于第一功能层远离衬底的一侧；第一极和第二极位于沟道层远离衬底的一侧；其中，第一功能层的材料包括：AlGaN；第一功能层包括：第一子部，沿第一方向，在第一子部远离衬底的部分中Al原子的含量，小于靠近衬底的部分中Al原子的含量，第一方向为垂直衬底的方向。

【技术实现步骤摘要】

本公开涉及半导体芯片，尤其涉及一种半导体器件及其制备方法。

技术介绍

1、高电子迁移率晶体管（high electron mobility transistor，hemt）是一种基于异质结结构的场效应晶体管，利用不同半导体材料之间的能带结构差异，其导带底在异质界面形成能带阶梯，进而形成量子阱，电子分布在量子阱中，形成沿异质结界面自由运动而在垂直界面的方向上运动受限的高浓度、高迁移率的二维电子气（two dimensionelectron gas，2deg），从而实现高性能的电子输运。

2、随着对半导体器件耐压能力的要求越来越高，传统的耗尽型半导体器件，即当栅极偏置为零时，二维电子气保持导通，使半导体器件通常处于常开模式，这种耗尽型半导体器件的安全性、能耗等方面都存在问题，难以满足应用需求。

3、增强型半导体器件能够在无栅极的电压时保持关断状态，仅在施加正向栅极电压时才开启导电，降低了能耗，提升了半导体器件的安全性，可通过在栅极和势垒层之间引入掺杂mg的p型gan(p-gan)膜层，实现常关特性，但掺入较多的mg可能会影响半导体器件的本文档来自技高网...

【技术保护点】

1.一种半导体器件，其特征在于，包括：依次层叠设置的衬底、沟道层和势垒层；以及，

2.根据权利要求1所述的半导体器件，其特征在于，所述第一功能层还包括：第二子部，沿所述第一方向，所述第二子部远离所述衬底的部分中Al原子的含量，大于靠近所述衬底的部分中Al原子的含量；

3.根据权利要求1所述的半导体器件，其特征在于，所述第一功能层还包括：第三子部，所述第三子部位于所述第一子部远离所述衬底的一侧；

4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件包括：所述第一子部、第二子部和所述第三子部，所述第一子部、所述第二子部和所述第三子部中的至少一者的...

【技术特征摘要】

1.一种半导体器件，其特征在于，包括：依次层叠设置的衬底、沟道层和势垒层；以及，

2.根据权利要求1所述的半导体器件，其特征在于，所述第一功能层还包括：第二子部，沿所述第一方向，所述第二子部远离所述衬底的部分中al原子的含量，大于靠近所述衬底的部分中al原子的含量；

3.根据权利要求1所述的半导体器件，其特征在于，所述第一功能层还包括：第三子部，所述第三子部位于所述第一子部远离所述衬底的一侧；

4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件包括：所述第一子部、第二子部和所述第三子部，所述第一子部、所述第二子部和所述第三子部中的至少一者的数量为多个。

5.根据权利要求1所述的半导体器件，其特征在于，所述第一子部的远离所述衬底的部分中al原子的含量范围为0%~90%，靠近所述衬底的部分中al原子的含量范围为10%~99.9%。

【专利技术属性】
技术研发人员：张荣军，张道华，李海洋，范梦绮，王晓萍，万玉喜，
申请(专利权)人：深圳平湖实验室，
类型：发明
国别省市：