温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本公开提供了一种半导体器件及其制备方法，涉及半导体芯片技术领域，旨在解决半导体器件在栅极和势垒层之间掺入较多的Mg可能会影响半导体器件的性能问题；所述半导体结构包括：衬底、沟道层和势垒层、第一功能层、第一极、第二极和栅极；衬底、沟道层和势垒...
该专利属于深圳平湖实验室所有，仅供学习研究参考，未经过深圳平湖实验室授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。