一用于扫描测试的双稳触发电路，包括第一闩锁电路，当控制信号ＳＣ１设置为一电平时，与控制信号ＣＬＫ同步，锁定和输出数据信号Ｄ，当控制信号ＣＬＫ设置为另一电平时，与控制信号ＳＣ１同步，锁定和输出数据扫描信号ＳＩＮ，该电路还包括第二闩锁电路，...

在一半导体器件输入电路中，有串接在外电源和地之间的第一和第二晶体管并按一输入信号互补运作的ＣＭＯＳ倒换器。第一和第二晶体管有连接输出端的接点。第一开关器件与第二晶体管并接并转换开／关。比较器对外电源电压与基准电压作比较输出基准信号。逻辑...

本发明提供的半导体延迟电路能实现精细的延迟时间调整间隔，且能设置许多调整级。每个都具有多个传播路径的多个反相器树形电路串联连接，其中的多个传播路径具有相同间隔的不同延迟时间，而传播路径的输出由开关电路选择性地向外部传输。

在本输出缓冲电路中，逻辑电路（１）产生第一和第二数据信号（Ｄ↓［１］，Ｄ↓［２］）。电平转换电路（２）接收第一数据信号并产生第三数据信号（Ｄ↓［１］’）。输出电路（３）包括由低电压和第二高电压供电的第一和第二Ｐ沟道ＭＯＳ晶体管（３０１，...

一种延迟电路具有一个沿一方向逐级传送输入脉冲（ＣＬＫ１０）的第一延迟线（１１）；一个沿相反方向逐级传送前述输入脉冲的第二延迟线（１２）；一个可有效实现对第一延迟线中有关各级的输出电位与第二延迟线中有关各级的输出电位进行比较的比较器，以检...

本发明提供一种带有输入部分和驱动器部分的电平转换器电路，其中位于驱动器部分且被连接到输出端的一个驱动器场效应管的栅极直接被位于输入部分且其栅极连接到输入端上的输入部分场效应管所驱动，这样可以使得这种新型的电平转换器电路能以高速度进行逻辑...

本发明提供以低消耗电流且较短的周期，在宽频率和宽电源电压范围内，生成与外部时钟无相位差的时钟，其中包括：可以从信号的传送路径的任意的位置上取出输出的延时电路串；分别输入把该延时电路串分割成３个的２个地方的输出的判定电路和至少３个控制电路。

一种接口电路包括第一和第二电流镜像电路，第一和第二输入电路，和一个参考设定单元。第一和第二电流镜像电路各具有一个电流输入端和一个电流输出端。第一输入电路的第一晶体管具有输入输入信号的栅极和连接到第一电流镜像电路电流输出端的漏极。第二输入...

在脉冲宽度调制（ＰＷＭ）控制电路中，异步计数器为时钟信号计数以计数定时值，当计数的定时值与预定值相等时产生溢出信号。传输控制电路允许设定定时值从主比较寄存器传输到从比较寄存器，禁止设定定时值响应于溢出信号传输。比较电路把异步计数器中的计...

一种产生具有与固定周期参考信号一致的预定频率的脉冲信号的脉冲信号发生装置包括：参考信号周期测量装置（１１），用于接收所述参考信号的输入，以用合适的时钟信号计算所述参考信号的周期；脉冲宽度计算装置（１２），用于得到在参考信号一个周期内振荡...

减少多路转换器的控制信号驱动的晶体管数，降低消耗电力。对相互反相的输出为动态保持状态的２个锁存电路Ｌ１和Ｌ３的输出Ｑ１、Ｑ３进行布线连接，构成多路转换器。

一种电平移动电路具有串联在输入结点和输出结点之间的许多电平移动级，用以产生输出信号，并且所述第一、中间和最后电平移动级可根据在正电源电平与地电平之间变化的输入信号产生在正电源电平与第一负电平之间变化的第一中间信号，根据第一中间信号可产生...

一种静电保护电路，用于保护内部电路免受由电极焊盘加入的电荷的影响。上面的静电保护电路主要包括保护晶体管部分，第二个晶体管部分和第三个晶体管部分。在这种情况下，保护晶体管部分包括具有第一个栅电极的第一个晶体管，以便通过释放电荷保护内部电路...

为了提供ＩＣ的一种输入电路，它要求在接收ＬＯＷ电平信号时流向输入端子的电流能被限制到最小，并且在不引起输入电路的转换性能退化的情况下适当控制输入阈值电平，这样的输入电路包括：电流控制装置（１０３、１０４与１０８），输入电平传送装置（１０...

一种输出缓冲电路具备有占空比调整电路１８，在该输出缓冲电路应答输入信号Ｈ０１的电平转换通过控制晶体管ＭＰ１０、ＭＮ１０的各栅极使得输出信号Ｎ０１从低电平转换到高电平的延迟时间ＴｐｄＨＨ和从高电平转换到低电平的延迟时间ＴｐｄＬＬ大致相同从...

根据本发明的一种信号转换电路包括：差动式信号放大器３，接收差动式信号（ＩＮ和ＩＮＸ），将其放大和转换为一单信号；差动式信号检测电路，接收从所述差动式信号放大器输出的信号，检测该信号与参考ＶＲ２之间的差值，以及该信号与参考电压ＶＲ３之间的...

本发明涉及一种发射级耦合逻辑（ＥＣＬ）电路，包括：差分双极型晶体管，每个晶体管都具有基极，差分双极型晶体管的基极接收互不相同的输入信号；分别与差分双极型晶体管的集电极相连的负载晶体管；以及分别与负载晶体管的基极和电源相连的电阻。

本发明可以使工作模式时的高速动作和备用时的低功耗并存，可以把逻辑电路的电源插入高电位的电源线一侧或者是低电位的电源线一侧中去，需要的控制信号少，模式切换时不需要定时的半导体集成电路。本发明在备用模式时停止逻辑电路的电源供给以实现低功耗的...

本发明的目的是在电源接通之后到时钟信号最初输入之间防止触发器的输出值成为不定的。由于在电源接通时从复位电路２１给触发器７～９的时钟输入端子提供时钟，则触发器的输出不会成为不定的，例如，在由触发器的输出来进行在总线上所连接的三态缓冲器的输...

一种静态锁存电路和静态逻辑电路，它易于设计并且不需要对栅极宽度和栅极长度最优化，而采用具有最小可用栅极宽度的晶体管来降低能量消耗。该静态锁存电路和静态逻辑电路可以用于所有栅极宽度都必须相同的应用中。通过在操作过程中利用降压电路和升压电路...