本实用新型属于测试芯片设计和测试领域，具体涉及一种快速定位并测量缺陷的高密度测试芯片，包括外围电路、若干待测器件以及若干焊盘，每行待测器件之间通过开关的通断组合，使得每行待测器件之间串联连接或者并联连接，每列待测器件之间通过开关的通断组...

本实用新型公开了一种可快速定位并测量缺陷的高密度测试芯片，高密度测试芯片包括外围电路、若干个待测器件以及若干个焊盘，所述外围电路包括行寻址电路、列寻址电路、开关电路和地址寄存器，所述地址寄存器包括计数器，地址寄存器输入端和输出端连接焊盘...

本实用新型公开了一种基于QVCM电路的电容测试芯片，其包括片上时钟发生器电路、寻址电路、QVCM电路单元以及若干连接到各电路的焊盘；所述片上时钟发生器电路连接寻址电路和QVCM电路单元，QVCM电路单元连接寻址电路，QVCM电路单元和寻...

本发明提供了一种可以简单快速地生成多样化环形振荡器的方法。该方法通过生成单元模板对应基础单元，生成以单元模板为基础结构的环形振荡器，实现环形振荡器内部的连接，实例化产生环形振荡器，使用户可以通过这种方法自动生成多样化的环形振荡器，并使得...

本发明公开了一种可选择性配置连接的高密度集成电路测试芯片及其制作方法，该测试芯片包含一待测元件层含有若干个待测试元件、一焊盘层含有若干个用于测试的焊盘、导体连接层LA和LB。待测元件的连接端子经过导体连线被连接到导体连接层LA的可配置通...

本发明提供一种基于不同测试目的而生成测试单元版图的方法，包含以下步骤：在产品芯片版图上标识出待测层，并在待测层上标识出两个通孔位置，将含有两个通孔位置的待测层作为一个测试结构单元；b)赋予测试结构单元以全局可变参数、局部可变参数和测试结...

本实用新型公开了一种可寻址测试芯片用外围电路，包括寻址模块、开关电路、地址信号焊盘和测量信号焊盘，所述寻址模块包括寻址电路和至少一个时钟电路，所述地址信号焊盘与时钟电路的输入端连接，时钟电路的输出端连接寻址电路的输入端，寻址电路的输出端...

本发明提供一种可寻址环形振荡器测试芯片。所述可寻址环形振荡器测试芯片采用外围结构整体设计，包括：若干环形振荡器测试单元、以及由外围电路和焊盘构成的外围结构；其中所述外围结构的外围电路共用一组电源：第一电源和第一接地；每个测试单元享有一组...

本发明公开了一种可寻址测试芯片及其测试方法，测试芯片包括可寻址电路、若干个测试框架和若干个测试结构组，测试结构组摆放在测试框架中间。可寻址电路包括周围地址译码电路和若干个开关电路，周围地址译码电路包括行地址译码电路、列地址译码电路和管脚...

本发明涉及半导体技术领域，公开了一种可选择连接或断开待测目标芯片的测试方法，测试芯片包括待测目标芯片及放在划片槽内的可寻址电路两个部分，两个部分在同一晶圆上制造出来；需要测试待测目标芯片时，制造连接待测目标芯片与可寻址电路的连接层，连接...

本发明涉及集成电路测试芯片领域，公开了一种可寻址测试芯片版图的生成方法，包括以下步骤：（1）选择IP；（2）根据设计规则将测试结构摆放成阵列；（3）IP和测试结构阵列自动连接绕线产生测试芯片版图。本发明根据可寻址测试的优点及测试程序根据...

本发明涉及芯片测试领域，一种目标芯片中多个晶体管的测试方法，其特种在于：在目标芯片上自动选取自定义的多个晶体管，并在晶体管关键层上添加连接层，使被测晶体管与外面测试仪连接并测量。本发明由于自动产生测试结构，自动布线，极大的缩短了测试芯片...

本发明涉及一种测试芯片版图的生成方法，包括下述步骤：先选取目标版图区域，选取后摆放一次或重复摆放多次成单元阵列，再将重复单元连接，最后将重复连接的单元作为测试结构摆放于可寻址测试芯片版图中并且布线。本发明由于自动产生测试结构，自动布线，...

本发明涉及一种产生参数化单元的方法，所述的方法为：（1）在图形界面上设计一个或多个参数化单元，并设定参数化单元之间的约束关系；（2）将步骤（1）的参数化单元转换为脚本。本发明在用户图形界面上设计参数化单元，不用编写参数化单元脚本，降低了...

本发明涉及一种晶体管关键参数测量的方法，尤其是涉及一种晶体管关键参数的可寻址测试电路及其测试方法。其特征在于：晶体管的饱和电流和漏电流通过不同的测量信号线分别测量。可寻址测试电路应用于多个MOS管的测试，每个MOS管具有栅端G、漏端D、...

本发明公开了一种用于物理失效分析的改进型可寻址测试芯片，包括测试单元、周围地址译码电路、信号选择电路以及用于物理失效分析的PAD阵列。本发明还公开了一种用于物理失效分析的改进型可寻址测试芯片的制作方法，包括如下步骤：(1)测试单元版图设...

本发明公开了一种支持芯片位置受约束限制的多项目晶圆切割方法，根据实际生产测试要求对芯片在掩模板上进行了相对和绝对位置的约束，重新调整定义布局规划方法中模拟退火算法的总目标方程，同时，通过将大小相同或相似的需要被放置在相邻位置的芯片归属于...

本发明公开了一种减小版图文件大小的方法，基于对大规模版图文件中的相同多边形的筛选和匹配，提出了一种用参考单元的引用替换版图中存在的多个相同多边形，以减少版图文件所需存储的坐标数目，从而减小超大规模集成电路设计版图文件大小的方法，该方法能...