一种ＲＦ电压控制振荡（ＶＣＯ）设计，该设计改善了电源的抗干扰性。尤其，ＶＣＯ谐振电路能提供高电路Ｑ值，较强的抗干扰度，以及可调谐于多个不同的波段。该谐振电路与集成电路振荡器一起执行，该振荡器需要一种调谐电路来确定工作频率。当该集成电路振...

在具有活动和待机模式的锁相环频率合成器中减少锁定时间。在活动模式中操作频率合成器保持稳定频率输出。在不需要频率合成器提供频率输出的时候，待机或睡眠模式用于减少功耗。当把合成器置于等待模式时，把压控振荡器（ＶＣＯ）调谐电压的最近值保持在频...

一种用于合成具有最小抖动的信号的计数器。所发明的计数器具有第一计数级；连接到所述第一计数级的先行电路；以及用于在所述第一计数级的输出和所述先行电路的输出之间选择所述计数器的输出的选择电路。在特定实施例中，第一计数级用于接收频率为每秒Ｎ个...

一种锁相环，它结合了用于保留限定锁相环运行模式数据的第一寄存器组（２１）；用于限定定义锁相环运行模式数据的第二寄存器组（２２）。开关（２７至３０）被用来在与第一和第二寄存器组中的一组结合，以接收限定锁相环新运行模式的数据，而此时，第一和...

通过特征化振荡器工作环境，把振荡器频率误差减少至最小限度。一种电子装置监控可确定的对内部频率源的频率精度有影响的参数。温度是已知的对内部频率源频率有影响的一个参数，对装置温度起主要作用的是ＲＦ功率放大器（ＰＡ）。此电子装置采集和贮存ＰＡ...

本公开指向用在无线通信设备中的频率合成器。所述频率合成器包括振荡器，诸如压控振荡器（ＶＣＯ）和ΣΔ受控锁相环（ＰＬＬ），所述ＰＬＬ确定和控制频率合成器的输出频率。ΣΔ受控ＰＬＬ可以实现能降低或消除平均频率偏移的引入的高频抖动信号生成技术。

在一个实施例中，本发明描述了一个用于无线通信设备中或用于要求频率精确且噪声小的类似设备中的频率合成器。更具体而言，该频率合成器可以包括一个锁相环（ＰＬＬ）以及一个集成压控振荡器（ＶＣＯ）。该频率合成器可以执行一种或多种校准技术，从而快速...

本发明的实施例涉及一种锁相环（ＰＬＬ）电路。所述ＰＬＬ包括以所期望频率输出信号的电压控制振荡器。相位检测器耦合到来自所述电压控制振荡器的输出。所述相位检测器将来自电压控制振荡器（ＶＣＯ）的信号输出的相位与参考信号的相位进行比较。环路滤波...

描述了有效处理大压控振荡器（ＶＣＯ）增益的技术。这些技术使用（１）慢速高增益通路来提供调整ＶＣＯ的中心频率的平均控制电流和（２）快速低增益通路来提供在正常操作期间调整ＶＣＯ频率的瞬时控制电流。在一种设计中，该ＶＣＯ包括电压到电流转换器、...

在移动通信设备（例如，蜂窝电话）中，存在本机振荡器。本机振荡器包括一个新颖的分频器，其包括一个新颖的可配置多模数除法器（ＣＭＭＤ）。该分频器可配置为多种结构中可选择的一种，这些结构包括同步和异步电路的不同组合。在每种结构中，分频器产生一...

本文描述一种双路径多模式循序存储元件（ＳＳＥ）。在一个实例中，所述双路径多模式ＳＳＥ包括第一循序存储元件（１４）和第二循序存储元件（１２）、数据输入端、数据输出端和选择器机构（１６）。所述第一循序存储元件（１４）和所述第二循序存储元件（...

本发明揭示一种装置，其包含：第一引脚，用以向集成电路的第一功率域供应功率；第二引脚，用以向所述集成电路的第二功率域供应功率；切换调节器；以及控制器。所述切换调节器耦合到所述第一引脚以向所述第一功率域提供第一经调节的功率供应，且耦合到所述...

一种由ｐ沟道与ｎ沟道场效应晶体管（ＦＥＴ）构成的采样电路。ｐ沟道ＦＥＴ（４２）的源节点耦合至ｎ沟道ＦＥＴ（４０）的漏节点，而ｐ沟道ＦＥＴ（４２）的漏节点耦合至ｎ沟道ＦＥＴ（４０）的源节点。采样时钟耦合至各ＦＥＴ的栅节点。线性采样电路的第...

一种更新和存贮计数器值的方法与设备。响应于多个Ｎ计数器更新信号的每个信号，从多个二进制存储单元里选出某个二进制存储单元（３５０），翻转该选出的二进制存储单元的状态（３６）。在收到Ｎ个计数器更新信号后（３２０），对与多个二进制存储单元分开...

上拉和／或下拉晶体管电气连接到ＭＴＣＭＯＳ逻辑门的输出。当电路进入休眠模式时（例如解除声明高电压阈值头开关和／或脚开关），使用上拉晶体管将所述输出上拉至已知的非浮动的电压电平，消除了既不具有脚开关也不具有头开关的连接电路汲取急剧短路电流...

一种用于减少电路内电流泄漏的系统，其特征在于包括：　　　　在所述集成电路内易泄漏的电路；以及　　　　用于选择性地通过所述集成电路内的反馈封锁所述路径以去除或减少通过所述路径的泄漏的装置。

本发明提供一种先断后通预驱动器，其用于在启用ＮＦＥＴ之前停用输出驱动器的ＰＦＥＴ，且反之亦然。所述预驱动器包括输入反相器、两个交叉耦合的反相器和若干输出缓冲器。预驱动器通过在预驱动器的交叉耦合的反相器中将ＮＦＥＴ的大小确定为大于ＰＦＥＴ...

大体而言，本发明涉及用于在一用于电源管理的ＡＳＩＣ中构建头部开关及脚部开关的电路。所揭示电路不仅支持有效的电源管理，而且支持ＡＳＩＣ面积的有效使用、降低的复杂度及电子设计自动化（ＥＤＡ）工具的使用。通过此种方式，所揭示电路可支持增强的性...

多阈值触发器（１００ａ），包括主锁存器（１１０）、从属锁存器（１２０）和至少一个控制开关。主锁存器由低阈值（ＬＶＴ）晶体管形成的输入缓冲器（２１０）和由ＬＶＴ晶体管形成的第一锁存电路（２２０）组成。从属锁存器（１２０）由高阈值（ＨＶＴ）...

一种低电压电平转换器提供用于极大型集成（ＶＬＳＩ）系统的多电源电压的电平转换。以用于多电源电压系统的芯片上测试电路的极低电压操作实现低电压电平向下转换。所述转换器包括输出驱动器ＰＭＯＳ　ＦＥＴ（２１２），且所述输出驱动器ＰＭＯＳ　ＦＥＴ...