本发明公开一种现场可编程门阵列(FPGA)，其包括一组可配置逻辑块(CLB)、输入/输出块(IOB)及用于在所述CLB与所述IOB之间传送数据的互连布线。谐振电路将谐振信号提供到所述电路块。所述电路块将所述谐振信号提供到所述互连导线以传...

一种SRAM单元包括第一反相器，所述第一反相器具有经由第一电阻器耦接到第二反相器的输入引线的输出引线。第二反相器的输出引线通过第二电阻器耦接到第一反相器输入引线。第一写位线经由第一开关耦接到第一反相器输入引线，第二写位线经由第二开关耦接...

根据本发明的一个实施例的解码器包括成组的线、谐振器电路、用于接收输入信号的成组的输入引线以及用于响应输入信号将成组的线中的一些线耦接到谐振器电路的成组的开关，而该成组的线中的其它线处于第一二进制电压。线耦接到成组的指针电路。当谐振信号处...

一种SRAM单元包括第一反相器，所述第一反相器具有经由第一电阻器耦接到第二反相器的输入引线的输出引线。第二反相器的输出引线通过第二电阻器耦接到第一反相器输入引线。第一写位线经由第一开关耦接到第一反相器输入引线，第二写位线经由第二开关耦接...